VirtualBox

Changeset 102126 in vbox for trunk/include


Ignore:
Timestamp:
Nov 16, 2023 10:34:48 PM (15 months ago)
Author:
vboxsync
Message:

include: kmk incs (sans VBox/err.mac) bugref:10371

Location:
trunk/include/iprt
Files:
3 edited

Legend:

Unmodified
Added
Removed

  • trunk/include/iprt/err.mac

    r98103 r102126  
    936936%define VERR_CR_PKIX_NOT_RSA_PRIVATE_KEY    (-23523)
    937937%define VERR_CR_PKIX_NOT_RSA_PUBLIC_KEY    (-23524)
     938%define VERR_CR_PKIX_NOT_ECDSA_PRIVATE_KEY    (-23525)
     939%define VERR_CR_PKIX_NOT_ECDSA_PUBLIC_KEY    (-23526)
     940%define VERR_CR_PKIX_OSSL_D2I_KEY_PARAMS_FAILED    (-23527)
    938941%define VERR_CR_STORE_GENERIC_ERROR    (-23700)
    939942%define VERR_CR_KEY_UNKNOWN_TYPE    (-23800)
    … …  
    953956%define VINF_CR_KEY_WAS_DECRYPTED    (23814)
    954957%define VERR_CR_KEY_GEN_FAILED_RSA    (-23815)
     958%define VERR_CR_KEY_ALGO_PARAMS_UNEXPECTED    (-23816)
     959%define VERR_CR_KEY_ALGO_PARAMS_MISSING    (-23817)
     960%define VERR_CR_KEY_ALGO_PARAMS_UNKNOWN    (-23818)
     961%define VERR_CR_KEY_ALGO_PARAMS_MISMATCH    (-23819)
    955962%define VERR_CR_RSA_GENERIC_ERROR    (-23900)
    956963%define VERR_BIGNUM_SENSITIVE_INPUT    (-24000)
    … …  
    966973%define VERR_CR_DIGEST_SEVERELY_COMPROMISED    (-24204)
    967974%define VERR_CR_DIGEST_NOT_SUPPORTED    (-24205)
     975%define VERR_CR_OPENSSL_VERSION_TOO_OLD    (-24395)
    968976%define VERR_CR_PASSWORD_2_KEY_DERIVIATION_FAILED    (-24396)
    969977%define VERR_CR_RANDOM_SETUP_FAILED    (-24397)
    … …  
    12001208%define VERR_HARDAVL_BAD_HEIGHT    (-26819)
    12011209%define VERR_HARDAVL_UNBALANCED    (-26820)
     1210%define VERR_FDT_DTB_MALFORMED    (-27000)
     1211%define VERR_FDT_DTB_HDR_MAGIC_INVALID    (-27001)
     1212%define VERR_FDT_DTB_HDR_VERSION_NOT_SUPPORTED    (-27002)
     1213%define VERR_FDT_DTB_HDR_LAST_COMPAT_VERSION_INVALID    (-27003)
     1214%define VERR_FDT_DTB_HDR_SIZE_INVALID    (-27004)
     1215%define VERR_FDT_DTB_HDR_MEM_RSV_BLOCK_OFF_INVALID    (-27005)
     1216%define VERR_FDT_DTB_HDR_STRUCT_BLOCK_OFF_INVALID    (-27006)
     1217%define VERR_FDT_DTB_HDR_STRINGS_BLOCK_OFF_INVALID    (-27007)
     1218%define VERR_FDT_DTB_MEM_RSV_BLOCK_TERMINATOR_MISSING    (-27008)
     1219%define VERR_FDT_DTB_STRINGS_BLOCK_NOT_TERMINATED    (-27009)
     1220%define VERR_FDT_DTB_STRUCTS_BLOCK_TOKEN_INVALID    (-27010)
     1221%define VERR_FDT_DTB_STRUCTS_BLOCK_NODE_NAME_INVALID    (-27011)
     1222%define VERR_FDT_DTB_STRUCTS_BLOCK_STRING_NOT_TERMINATED    (-27012)
     1223%define VERR_FDT_DTB_STRUCTS_BLOCK_MALFORMED_PADDING    (-27013)
     1224%define VERR_FDT_DTB_STRUCTS_BLOCK_PREMATURE_END    (-27014)
     1225%define VERR_FDT_DTB_PROP_NAME_OFF_TOO_LARGE    (-27015)
     1226%define VERR_FDT_DTB_PROP_SIZE_MALFORMED    (-27016)
     1227%define VERR_FDT_DTB_PROP_STRING_NOT_TERMINATED    (-27017)
     1228%define VERR_FDT_AT_ROOT_LEVEL    (-27018)

  • trunk/include/iprt/formats/dwarf.mac

    r98103 r102126  
    469469%define DWREG_AMD64_FCW     65
    470470%define DWREG_AMD64_FSW     66
     471%define DWREG_ARM64_X0              0
     472%define DWREG_ARM64_X1              1
     473%define DWREG_ARM64_X2              2
     474%define DWREG_ARM64_X3              3
     475%define DWREG_ARM64_X4              4
     476%define DWREG_ARM64_X5              5
     477%define DWREG_ARM64_X6              6
     478%define DWREG_ARM64_X7              7
     479%define DWREG_ARM64_X8              8
     480%define DWREG_ARM64_X9              9
     481%define DWREG_ARM64_X10             10
     482%define DWREG_ARM64_X11             11
     483%define DWREG_ARM64_X12             12
     484%define DWREG_ARM64_X13             13
     485%define DWREG_ARM64_X14             14
     486%define DWREG_ARM64_X15             15
     487%define DWREG_ARM64_X16             16
     488%define DWREG_ARM64_X17             17
     489%define DWREG_ARM64_X18             18
     490%define DWREG_ARM64_X19             19
     491%define DWREG_ARM64_X20             20
     492%define DWREG_ARM64_X21             21
     493%define DWREG_ARM64_X22             22
     494%define DWREG_ARM64_X23             23
     495%define DWREG_ARM64_X24             24
     496%define DWREG_ARM64_X25             25
     497%define DWREG_ARM64_X26             26
     498%define DWREG_ARM64_X27             27
     499%define DWREG_ARM64_X28             28
     500%define DWREG_ARM64_X29             29
     501%define DWREG_ARM64_X30             30
     502%define DWREG_ARM64_SP              31
     503%define DWREG_ARM64_BP              DWREG_ARM64_X29
     504%define DWREG_ARM64_LR              DWREG_ARM64_X30
     505%define DWREG_ARM64_PC              32
     506%define DWREG_ARM64_ELR_MODE        33
     507%define DWREG_ARM64_RA_SIGN_STATE   34
     508%define DWREG_ARM64_TPIDRRO_ELO     35
     509%define DWREG_ARM64_TPIDR_ELO       36
     510%define DWREG_ARM64_TPIDR_EL1       37
     511%define DWREG_ARM64_TPIDR_EL2       38
     512%define DWREG_ARM64_TPIDR_EL3       39
     513%define DWREG_ARM64_VG              46
     514%define DWREG_ARM64_FFR             47
     515%define DWREG_ARM64_P0              48
     516%define DWREG_ARM64_P1              49
     517%define DWREG_ARM64_P2              50
     518%define DWREG_ARM64_P3              51
     519%define DWREG_ARM64_P4              52
     520%define DWREG_ARM64_P5              53
     521%define DWREG_ARM64_P6              54
     522%define DWREG_ARM64_P7              55
     523%define DWREG_ARM64_P8              56
     524%define DWREG_ARM64_P9              57
     525%define DWREG_ARM64_P10             58
     526%define DWREG_ARM64_P11             59
     527%define DWREG_ARM64_P12             60
     528%define DWREG_ARM64_P13             61
     529%define DWREG_ARM64_P14             62
     530%define DWREG_ARM64_P15             63
     531%define DWREG_ARM64_V0              64
     532%define DWREG_ARM64_V1              65
     533%define DWREG_ARM64_V2              66
     534%define DWREG_ARM64_V3              67
     535%define DWREG_ARM64_V4              68
     536%define DWREG_ARM64_V5              69
     537%define DWREG_ARM64_V6              70
     538%define DWREG_ARM64_V7              71
     539%define DWREG_ARM64_V8              72
     540%define DWREG_ARM64_V9              73
     541%define DWREG_ARM64_V10             74
     542%define DWREG_ARM64_V11             75
     543%define DWREG_ARM64_V12             76
     544%define DWREG_ARM64_V13             77
     545%define DWREG_ARM64_V14             78
     546%define DWREG_ARM64_V15             79
     547%define DWREG_ARM64_V16             80
     548%define DWREG_ARM64_V17             81
     549%define DWREG_ARM64_V18             82
     550%define DWREG_ARM64_V19             83
     551%define DWREG_ARM64_V20             84
     552%define DWREG_ARM64_V21             85
     553%define DWREG_ARM64_V22             86
     554%define DWREG_ARM64_V23             87
     555%define DWREG_ARM64_V24             88
     556%define DWREG_ARM64_V25             89
     557%define DWREG_ARM64_V26             90
     558%define DWREG_ARM64_V27             91
     559%define DWREG_ARM64_V28             92
     560%define DWREG_ARM64_V29             93
     561%define DWREG_ARM64_V30             94
     562%define DWREG_ARM64_V31             95
     563%define DWREG_ARM64_Z0              96
     564%define DWREG_ARM64_Z1              97
     565%define DWREG_ARM64_Z2              98
     566%define DWREG_ARM64_Z3              99
     567%define DWREG_ARM64_Z4              100
     568%define DWREG_ARM64_Z5              101
     569%define DWREG_ARM64_Z6              102
     570%define DWREG_ARM64_Z7              103
     571%define DWREG_ARM64_Z8              104
     572%define DWREG_ARM64_Z9              105
     573%define DWREG_ARM64_Z10             106
     574%define DWREG_ARM64_Z11             107
     575%define DWREG_ARM64_Z12             108
     576%define DWREG_ARM64_Z13             109
     577%define DWREG_ARM64_Z14             110
     578%define DWREG_ARM64_Z15             111
     579%define DWREG_ARM64_Z16             112
     580%define DWREG_ARM64_Z17             113
     581%define DWREG_ARM64_Z18             114
     582%define DWREG_ARM64_Z19             115
     583%define DWREG_ARM64_Z20             116
     584%define DWREG_ARM64_Z21             117
     585%define DWREG_ARM64_Z22             118
     586%define DWREG_ARM64_Z23             119
     587%define DWREG_ARM64_Z24             120
     588%define DWREG_ARM64_Z25             121
     589%define DWREG_ARM64_Z26             122
     590%define DWREG_ARM64_Z27             123
     591%define DWREG_ARM64_Z28             124
     592%define DWREG_ARM64_Z29             125
     593%define DWREG_ARM64_Z30             126
     594%define DWREG_ARM64_Z31             127
    471595%endif

  • trunk/include/iprt/x86.mac

    r98103 r102126  
    8787%define X86_EFL_LIVE_MASK   0x003f7fd5
    8888%define X86_EFL_RA1_MASK    RT_BIT_32(1)
     89%define X86_EFL_RAZ_MASK    0xffc08028
     90%define X86_EFL_RAZ_LO_MASK 0x00008028
    8991%define X86_EFL_IOPL_SHIFT  12
    9092%define X86_EFL_GET_IOPL(efl)   (((efl) >> X86_EFL_IOPL_SHIFT) & 3)
    … …  
    209211%define X86_CPUID_STEXT_FEATURE_ECX_PKU               RT_BIT_32(3)
    210212%define X86_CPUID_STEXT_FEATURE_ECX_OSPKE             RT_BIT_32(4)
     213%define X86_CPUID_STEXT_FEATURE_ECX_CET_SS            RT_BIT_32(7)
    211214%define X86_CPUID_STEXT_FEATURE_ECX_MAWAU             0x003e0000
    212215%define X86_CPUID_STEXT_FEATURE_ECX_RDPID             RT_BIT_32(2)
    213216%define X86_CPUID_STEXT_FEATURE_ECX_SGX_LC            RT_BIT_32(30)
    214217%define X86_CPUID_STEXT_FEATURE_EDX_MD_CLEAR          RT_BIT_32(10)
     218%define X86_CPUID_STEXT_FEATURE_EDX_CET_IBT           RT_BIT_32(20)
    215219%define X86_CPUID_STEXT_FEATURE_EDX_IBRS_IBPB         RT_BIT_32(26)
    216220%define X86_CPUID_STEXT_FEATURE_EDX_STIBP             RT_BIT_32(27)
    … …  
    305309%define X86_CPUID_SVM_FEATURE_EDX_VGIF                      RT_BIT(16)
    306310%define X86_CPUID_SVM_FEATURE_EDX_GMET                      RT_BIT(17)
     311%define X86_CPUID_SVM_FEATURE_EDX_X2AVIC                    RT_BIT(18)
    307312%define X86_CPUID_SVM_FEATURE_EDX_SSSCHECK                  RT_BIT(19)
    308313%define X86_CPUID_SVM_FEATURE_EDX_SPEC_CTRL                 RT_BIT(20)
     314%define X86_CPUID_SVM_FEATURE_EDX_ROGPT                     RT_BIT(21)
    309315%define X86_CPUID_SVM_FEATURE_EDX_HOST_MCE_OVERRIDE         RT_BIT(23)
    310316%define X86_CPUID_SVM_FEATURE_EDX_TLBICTL                   RT_BIT(24)
     317%define X86_CPUID_SVM_FEATURE_EDX_VNMI                      RT_BIT(25)
     318%define X86_CPUID_SVM_FEATURE_EDX_IBS_VIRT                  RT_BIT(26)
     319%define X86_CPUID_SVM_FEATURE_EDX_EXT_LVT_AVIC_ACCESS_CHG   RT_BIT(27)
     320%define X86_CPUID_SVM_FEATURE_EDX_NST_VIRT_VMCB_ADDR_CHK    RT_BIT(28)
     321%define X86_CPUID_SVM_FEATURE_EDX_BUS_LOCK_THRESHOLD        RT_BIT(29)
    311322%define X86_CR0_PE                          RT_BIT_32(0)
    312323%define X86_CR0_PROTECTION_ENABLE           RT_BIT_32(0)
    … …  
    337348%define X86_CR3_PAE_PAGE_MASK               (0xffffffe0)
    338349%define X86_CR3_AMD64_PAGE_MASK             0x000ffffffffff000
    339 %define X86_CR3_EPT_PAGE_MASK               0x0000fffffffff000
     350%define X86_CR3_EPT_PAGE_MASK               0x000ffffffffff000
    340351%define X86_CR4_VME                         RT_BIT_32(0)
    341352%define X86_CR4_PVI                         RT_BIT_32(1)
    … …  
    413424%define X86_DR7_RW_ALL_MASKS                0x33330000
    414425%ifndef VBOX_FOR_DTRACE_LIB
     426 %define X86_DR7_IS_EO_CFG(a_uDR7, a_iBp)   ( ((a_uDR7) & (0x000f0000 << ((a_iBp) * 4))) == 0 )
     427 %define X86_DR7_IS_EO_ENABLED(a_uDR7, a_iBp) \
     428    ( ((a_uDR7) & (0x03 << ((a_iBp) * 2))) != 0 && X86_DR7_IS_EO_CFG(a_uDR7, a_iBp) )
     429 %define X86_DR7_ANY_EO_ENABLED(a_uDR7) \
     430    (   (((a_uDR7) & 0x03) != 0 && ((a_uDR7) & UINT32_C(0x000f0000)) == 0) \
     431     || (((a_uDR7) & UINT32_C(0x0c)) != 0 && ((a_uDR7) & UINT32_C(0x00f00000)) == 0) \
     432     || (((a_uDR7) & UINT32_C(0x30)) != 0 && ((a_uDR7) & UINT32_C(0x0f000000)) == 0) \
     433     || (((a_uDR7) & UINT32_C(0xc0)) != 0 && ((a_uDR7) & UINT32_C(0xf0000000)) == 0) )
    415434 %define X86_DR7_ANY_RW_IO(uDR7) \
    416435    (   (    0x22220000 & (uDR7) )
    … …  
    486505%define MSR_IA32_APERF                      0xE8
    487506%define MSR_IA32_MTRR_CAP                   0xFE
     507%define MSR_IA32_MTRR_CAP_VCNT_MASK         0x00000000000000ff
     508%define MSR_IA32_MTRR_CAP_FIX               RT_BIT_64(8)
     509%define MSR_IA32_MTRR_CAP_WC                RT_BIT_64(10)
     510%define MSR_IA32_MTRR_CAP_SMRR              RT_BIT_64(11)
     511%define MSR_IA32_MTRR_CAP_PRMRR             RT_BIT_64(12)
     512%ifndef VBOX_FOR_DTRACE_LIB
     513%endif
     514%define X86_MTRR_MT_UC                      0
     515%define X86_MTRR_MT_WC                      1
     516%define X86_MTRR_MT_WT                      4
     517%define X86_MTRR_MT_WP                      5
     518%define X86_MTRR_MT_WB                      6
    488519%define MSR_IA32_ARCH_CAPABILITIES          0x10a
    489520%define MSR_IA32_ARCH_CAP_F_RDCL_NO         RT_BIT_32(0)
    … …  
    505536%define MSR_IA32_CR_PAT                     0x277
    506537%define MSR_IA32_CR_PAT_INIT_VAL            0x0007040600070406
     538%define MSR_IA32_PAT_MT_UC                  0
     539%define MSR_IA32_PAT_MT_WC                  1
     540%define MSR_IA32_PAT_MT_RSVD_2              2
     541%define MSR_IA32_PAT_MT_RSVD_3              3
     542%define MSR_IA32_PAT_MT_WT                  4
     543%define MSR_IA32_PAT_MT_WP                  5
     544%define MSR_IA32_PAT_MT_WB                  6
     545%define MSR_IA32_PAT_MT_UCD                 7
    507546%define MSR_IA32_PERFEVTSEL0                0x186
    508547%define MSR_IA32_PERFEVTSEL1                0x187
    … …  
    694733%define MSR_IA32_MTRR_FIX4K_F8000           0x26f
    695734%define MSR_IA32_MTRR_DEF_TYPE              0x2FF
     735%define MSR_IA32_MTRR_DEF_TYPE_DEF_MT_MASK  0xFF
     736%define MSR_IA32_MTRR_DEF_TYPE_FIXED_EN     RT_BIT_64(10)
     737%define MSR_IA32_MTRR_DEF_TYPE_MTRR_EN      RT_BIT_64(11)
     738%define MSR_IA32_MTRR_DEF_TYPE_VALID_MASK   (  MSR_IA32_MTRR_DEF_TYPE_DEF_MT_MASK \
     739                                             | MSR_IA32_MTRR_DEF_TYPE_FIXED_EN    \
     740                                             | MSR_IA32_MTRR_DEF_TYPE_MTRR_EN)
     741%define MSR_IA32_MTRR_PHYSMASK_VALID        RT_BIT_64(11)
    696742%define MSR_IA32_PERF_GLOBAL_STATUS         0x38E
    697743%define MSR_IA32_PERF_GLOBAL_CTRL           0x38F
    … …  
    719765%define MSR_IA32_VMX_VMFUNC                 0x491
    720766%define MSR_IA32_VMX_PROCBASED_CTLS3        0x492
     767%define MSR_IA32_VMX_EXIT_CTLS2             0x493
    721768%define MSR_IA32_RTIT_CTL                   0x570
    722769%define MSR_IA32_DS_AREA                    0x600
    … …  
    739786%define MSR_TURBO_ACTIVATION_RATIO          0x64c
    740787%define MSR_CORE_PERF_LIMIT_REASONS         0x64f
     788%define MSR_IA32_U_CET                      0x6a0
     789%define MSR_IA32_S_CET                      0x6a2
     790 %define MSR_IA32_CET_SH_STK_EN             RT_BIT_64(0)
     791 %define MSR_IA32_CET_WR_SHSTK_EN           RT_BIT_64(1)
     792 %define MSR_IA32_CET_ENDBR_EN              RT_BIT_64(2)
     793 %define MSR_IA32_CET_LEG_IW_EN             RT_BIT_64(3)
     794 %define MSR_IA32_CET_NO_TRACK_EN           RT_BIT_64(4)
     795 %define MSR_IA32_CET_SUPPRESS_DIS          RT_BIT_64(5)
     796 %define MSR_IA32_CET_SUPPRESS              RT_BIT_64(10)
     797 %define MSR_IA32_CET_TRACKER               RT_BIT_64(11)
     798 %define MSR_IA32_CET_EB_LEG_BITMAP_BASE    0xfffffffffffff000
    741799%define MSR_IA32_X2APIC_START               0x800
    742800%define MSR_IA32_X2APIC_ID                  0x802
    … …  
    13551413%define X86_MODRM_MOD_SMASK     0x03
    13561414%define X86_MODRM_MOD_SHIFT     6
     1415%define X86_MOD_MEM0            0
     1416%define X86_MOD_MEM1            1
     1417%define X86_MOD_MEM4            2
     1418%define X86_MOD_REG             3
    13571419%ifndef VBOX_FOR_DTRACE_LIB
    13581420 %define X86_MODRM_MAKE(a_Mod, a_Reg, a_RegMem) (((a_Mod) << X86_MODRM_MOD_SHIFT) | ((a_Reg) << X86_MODRM_REG_SHIFT) | (a_RegMem))
    … …  
    13661428%define X86_SIB_SCALE_SHIFT   6
    13671429%ifndef VBOX_FOR_DTRACE_LIB
     1430 %define X86_SIB_MAKE(a_BaseReg, a_IndexReg, a_Scale) \
     1431    (((a_Scale) << X86_SIB_SCALE_SHIFT) | ((a_IndexReg) << X86_SIB_INDEX_SHIFT) | (a_BaseReg))
    13681432%endif
    13691433%define X86_GREG_xAX            0
    … …  
    14021466%define X86_OP_PRF_REPZ         0xf3
    14031467%define X86_OP_PRF_REPNZ        0xf2
     1468%define X86_OP_REX              0x40
    14041469%define X86_OP_REX_B            0x41
    14051470%define X86_OP_REX_X            0x42
Note: See TracChangeset for help on using the changeset viewer.

© 2024 Oracle Support Privacy / Do Not Sell My Info Terms of Use Trademark Policy Automated Access Etiquette