VirtualBox

Changeset 102126 in vbox for trunk/include/iprt/formats


Ignore:
Timestamp:
Nov 16, 2023 10:34:48 PM (15 months ago)
Author:
vboxsync
Message:

include: kmk incs (sans VBox/err.mac) bugref:10371

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/include/iprt/formats/dwarf.mac

    r98103 r102126  
    469469%define DWREG_AMD64_FCW     65
    470470%define DWREG_AMD64_FSW     66
     471%define DWREG_ARM64_X0              0
     472%define DWREG_ARM64_X1              1
     473%define DWREG_ARM64_X2              2
     474%define DWREG_ARM64_X3              3
     475%define DWREG_ARM64_X4              4
     476%define DWREG_ARM64_X5              5
     477%define DWREG_ARM64_X6              6
     478%define DWREG_ARM64_X7              7
     479%define DWREG_ARM64_X8              8
     480%define DWREG_ARM64_X9              9
     481%define DWREG_ARM64_X10             10
     482%define DWREG_ARM64_X11             11
     483%define DWREG_ARM64_X12             12
     484%define DWREG_ARM64_X13             13
     485%define DWREG_ARM64_X14             14
     486%define DWREG_ARM64_X15             15
     487%define DWREG_ARM64_X16             16
     488%define DWREG_ARM64_X17             17
     489%define DWREG_ARM64_X18             18
     490%define DWREG_ARM64_X19             19
     491%define DWREG_ARM64_X20             20
     492%define DWREG_ARM64_X21             21
     493%define DWREG_ARM64_X22             22
     494%define DWREG_ARM64_X23             23
     495%define DWREG_ARM64_X24             24
     496%define DWREG_ARM64_X25             25
     497%define DWREG_ARM64_X26             26
     498%define DWREG_ARM64_X27             27
     499%define DWREG_ARM64_X28             28
     500%define DWREG_ARM64_X29             29
     501%define DWREG_ARM64_X30             30
     502%define DWREG_ARM64_SP              31
     503%define DWREG_ARM64_BP              DWREG_ARM64_X29
     504%define DWREG_ARM64_LR              DWREG_ARM64_X30
     505%define DWREG_ARM64_PC              32
     506%define DWREG_ARM64_ELR_MODE        33
     507%define DWREG_ARM64_RA_SIGN_STATE   34
     508%define DWREG_ARM64_TPIDRRO_ELO     35
     509%define DWREG_ARM64_TPIDR_ELO       36
     510%define DWREG_ARM64_TPIDR_EL1       37
     511%define DWREG_ARM64_TPIDR_EL2       38
     512%define DWREG_ARM64_TPIDR_EL3       39
     513%define DWREG_ARM64_VG              46
     514%define DWREG_ARM64_FFR             47
     515%define DWREG_ARM64_P0              48
     516%define DWREG_ARM64_P1              49
     517%define DWREG_ARM64_P2              50
     518%define DWREG_ARM64_P3              51
     519%define DWREG_ARM64_P4              52
     520%define DWREG_ARM64_P5              53
     521%define DWREG_ARM64_P6              54
     522%define DWREG_ARM64_P7              55
     523%define DWREG_ARM64_P8              56
     524%define DWREG_ARM64_P9              57
     525%define DWREG_ARM64_P10             58
     526%define DWREG_ARM64_P11             59
     527%define DWREG_ARM64_P12             60
     528%define DWREG_ARM64_P13             61
     529%define DWREG_ARM64_P14             62
     530%define DWREG_ARM64_P15             63
     531%define DWREG_ARM64_V0              64
     532%define DWREG_ARM64_V1              65
     533%define DWREG_ARM64_V2              66
     534%define DWREG_ARM64_V3              67
     535%define DWREG_ARM64_V4              68
     536%define DWREG_ARM64_V5              69
     537%define DWREG_ARM64_V6              70
     538%define DWREG_ARM64_V7              71
     539%define DWREG_ARM64_V8              72
     540%define DWREG_ARM64_V9              73
     541%define DWREG_ARM64_V10             74
     542%define DWREG_ARM64_V11             75
     543%define DWREG_ARM64_V12             76
     544%define DWREG_ARM64_V13             77
     545%define DWREG_ARM64_V14             78
     546%define DWREG_ARM64_V15             79
     547%define DWREG_ARM64_V16             80
     548%define DWREG_ARM64_V17             81
     549%define DWREG_ARM64_V18             82
     550%define DWREG_ARM64_V19             83
     551%define DWREG_ARM64_V20             84
     552%define DWREG_ARM64_V21             85
     553%define DWREG_ARM64_V22             86
     554%define DWREG_ARM64_V23             87
     555%define DWREG_ARM64_V24             88
     556%define DWREG_ARM64_V25             89
     557%define DWREG_ARM64_V26             90
     558%define DWREG_ARM64_V27             91
     559%define DWREG_ARM64_V28             92
     560%define DWREG_ARM64_V29             93
     561%define DWREG_ARM64_V30             94
     562%define DWREG_ARM64_V31             95
     563%define DWREG_ARM64_Z0              96
     564%define DWREG_ARM64_Z1              97
     565%define DWREG_ARM64_Z2              98
     566%define DWREG_ARM64_Z3              99
     567%define DWREG_ARM64_Z4              100
     568%define DWREG_ARM64_Z5              101
     569%define DWREG_ARM64_Z6              102
     570%define DWREG_ARM64_Z7              103
     571%define DWREG_ARM64_Z8              104
     572%define DWREG_ARM64_Z9              105
     573%define DWREG_ARM64_Z10             106
     574%define DWREG_ARM64_Z11             107
     575%define DWREG_ARM64_Z12             108
     576%define DWREG_ARM64_Z13             109
     577%define DWREG_ARM64_Z14             110
     578%define DWREG_ARM64_Z15             111
     579%define DWREG_ARM64_Z16             112
     580%define DWREG_ARM64_Z17             113
     581%define DWREG_ARM64_Z18             114
     582%define DWREG_ARM64_Z19             115
     583%define DWREG_ARM64_Z20             116
     584%define DWREG_ARM64_Z21             117
     585%define DWREG_ARM64_Z22             118
     586%define DWREG_ARM64_Z23             119
     587%define DWREG_ARM64_Z24             120
     588%define DWREG_ARM64_Z25             121
     589%define DWREG_ARM64_Z26             122
     590%define DWREG_ARM64_Z27             123
     591%define DWREG_ARM64_Z28             124
     592%define DWREG_ARM64_Z29             125
     593%define DWREG_ARM64_Z30             126
     594%define DWREG_ARM64_Z31             127
    471595%endif
Note: See TracChangeset for help on using the changeset viewer.

© 2024 Oracle Support Privacy / Do Not Sell My Info Terms of Use Trademark Policy Automated Access Etiquette