VirtualBox

Changeset 105112 in vbox


Ignore:
Timestamp:
Jul 3, 2024 10:12:26 AM (8 months ago)
Author:
vboxsync
svn:sync-xref-src-repo-rev:
163742
Message:

ValidationKit/bootsectors: bugref:10658 SIMD FP testcase: [v]haddps.

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32

    r105106 r105112  
    22342234              /*daz,fz,rc*/ X86_MXCSR_DAZ, X86_MXCSR_FZ, X86_MXCSR_RC_DOWN,
    22352235              /*flags    */ 0, 0 },
    2236     /** @todo Infinity; Overflow, precision; Denormals; Normals; etc.   */
     2236    /*
     2237     * Infinity.
     2238     */
     2239    /* 6*/{ { /*src2     */ { BS3_FP32_INF(0),  BS3_FP32_INF(1),  BS3_FP32_INF(0),  BS3_FP32_INF(1),  BS3_FP32_INF(0),  BS3_FP32_INF(1),  BS3_FP32_INF(0),  BS3_FP32_INF(1)  } },
     2240            { /*src1     */ { BS3_FP32_INF(1),  BS3_FP32_INF(0),  BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_INF(0),  BS3_FP32_INF(1),  BS3_FP32_ZERO(0), BS3_FP32_ZERO(0) } },
     2241            { /* =>      */ { BS3_FP32_QNAN(1), BS3_FP32_ZERO(0), BS3_FP32_QNAN(1), BS3_FP32_QNAN(1), BS3_FP32_QNAN(1), BS3_FP32_ZERO(0), BS3_FP32_QNAN(1), BS3_FP32_QNAN(1) } },
     2242              /*mask     */ X86_MXCSR_IM,
     2243              /*daz,fz,rc*/ 0, 0, X86_MXCSR_RC_NEAREST,
     2244              /*flags    */ X86_MXCSR_IE, X86_MXCSR_IE },
     2245          { { /*src2     */ { BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_INF(1),  BS3_FP32_INF(1), BS3_FP32_ZERO(0), BS3_FP32_ZERO(0) } },
     2246            { /*src1     */ { BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_INF(1),  BS3_FP32_INF(0), BS3_FP32_INF(0),  BS3_FP32_INF(0)  } },
     2247            { /* =>      */ { BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_QNAN(1), BS3_FP32_INF(0), BS3_FP32_INF(1),  BS3_FP32_ZERO(0) } },
     2248              /*mask     */ X86_MXCSR_XCPT_MASK,
     2249              /*daz,fz,rc*/ 0, 0, X86_MXCSR_RC_NEAREST,
     2250              /*flags    */ 0, X86_MXCSR_IE },
     2251          { { /*src2     */ { BS3_FP32_INF(0),  BS3_FP32_INF(1),  BS3_FP32_INF(0),  BS3_FP32_INF(1),  BS3_FP32_INF(1),  BS3_FP32_INF(1), BS3_FP32_ZERO(0), BS3_FP32_ZERO(0) } },
     2252            { /*src1     */ { BS3_FP32_INF(1),  BS3_FP32_INF(0),  BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_INF(1),  BS3_FP32_INF(0), BS3_FP32_INF(0),  BS3_FP32_INF(0)  } },
     2253            { /* =>      */ { BS3_FP32_QNAN(1), BS3_FP32_ZERO(0), BS3_FP32_QNAN(1), BS3_FP32_QNAN(1), BS3_FP32_QNAN(1), BS3_FP32_INF(0), BS3_FP32_INF(1),  BS3_FP32_ZERO(0) } },
     2254              /*mask     */ ~X86_MXCSR_XCPT_MASK,
     2255              /*daz,fz,rc*/ 0, X86_MXCSR_FZ, X86_MXCSR_RC_NEAREST,
     2256              /*flags    */ X86_MXCSR_IE, X86_MXCSR_IE },
     2257          { { /*src2     */ { BS3_FP32_INF(1),  BS3_FP32_INF(1), BS3_FP32_INF(0), BS3_FP32_ZERO(0), BS3_FP32_INF(1),  BS3_FP32_INF(1),  BS3_FP32_INF(0),  BS3_FP32_ZERO(0) } },
     2258            { /*src1     */ { BS3_FP32_INF(0),  BS3_FP32_INF(0), BS3_FP32_INF(1), BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_ZERO(0) } },
     2259            { /* =>      */ { BS3_FP32_INF(0),  BS3_FP32_INF(1), BS3_FP32_INF(1), BS3_FP32_INF(0),  BS3_FP32_ZERO(0), BS3_FP32_ZERO(0), BS3_FP32_INF(1),  BS3_FP32_INF(0)  } },
     2260              /*mask     */ ~X86_MXCSR_XCPT_MASK,
     2261              /*daz,fz,rc*/ 0, X86_MXCSR_FZ, X86_MXCSR_RC_NEAREST,
     2262              /*flags    */ 0, 0 },
     2263          { { /*src2     */ { BS3_FP32_INF(0),  BS3_FP32_QNAN(1), BS3_FP32_INF(1),  BS3_FP32_QNAN(0), BS3_FP32_INF(1),  BS3_FP32_INF(1),  BS3_FP32_ZERO(0), BS3_FP32_ZERO(0) } },
     2264            { /*src1     */ { BS3_FP32_INF(0),  BS3_FP32_QNAN(0), BS3_FP32_INF(1),  BS3_FP32_QNAN(0), BS3_FP32_INF(1),  BS3_FP32_QNAN(1), BS3_FP32_INF(0),  BS3_FP32_INF(0)  } },
     2265            { /* =>      */ { BS3_FP32_QNAN(0), BS3_FP32_QNAN(0), BS3_FP32_QNAN(1), BS3_FP32_QNAN(0), BS3_FP32_QNAN(1), BS3_FP32_INF(0),  BS3_FP32_INF(1),  BS3_FP32_ZERO(0) } },
     2266              /*mask     */ X86_MXCSR_XCPT_MASK,
     2267              /*daz,fz,rc*/ 0, X86_MXCSR_FZ, X86_MXCSR_RC_ZERO,
     2268              /*flags    */ 0, 0 },
     2269    /** @todo Overflow, precision; Denormals; Normals; Rounding, FZ etc. */
    22372270    };
    22382271
Note: See TracChangeset for help on using the changeset viewer.

© 2025 Oracle Support Privacy / Do Not Sell My Info Terms of Use Trademark Policy Automated Access Etiquette