Changeset 105368 in vbox

Timestamp:

Jul 17, 2024 8:34:51 AM (5 months ago)

Author:

vboxsync

Message:

ValidationKit/bootsectors: bugref:10658 SIMD FP testcase: [v]mulss.

File:

• trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32 (modified) (1 diff)

trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32

@@ -3918 +3918 @@
               /*flags    */ 0, 0 },
     /** @todo More Normals. */
+    /*
+     * Denormals.
+     */
+    /*24*/{ { /*src2     */ { BS3_FP32_DENORMAL_MAX(0), BS3_FP32_RAND_VAL_5(0), BS3_FP32_ONE(1),        BS3_FP32_RAND_VAL_0(1), BS3_FP32_RAND_VAL_5(0), BS3_FP32_ONE(1),        BS3_FP32_RAND_VAL_0(1), BS3_FP32_RAND_VAL_5(1) } },
+            { /*src1     */ { BS3_FP32_ZERO(0),         BS3_FP32_ONE(0),        BS3_FP32_RAND_VAL_3(1), BS3_FP32_ONE(1),        BS3_FP32_ONE(0),        BS3_FP32_RAND_VAL_3(1), BS3_FP32_ONE(1),        BS3_FP32_ONE(1),       } },
+            { /* =>      */ { BS3_FP32_ZERO(0),         BS3_FP32_RAND_VAL_5(1), BS3_FP32_RAND_VAL_3(0), BS3_FP32_RAND_VAL_0(0), BS3_FP32_RAND_VAL_5(1), BS3_FP32_RAND_VAL_3(0), BS3_FP32_RAND_VAL_0(0), BS3_FP32_RAND_VAL_5(0) } },
+              /*mask     */ ~X86_MXCSR_XCPT_MASK,
+              /*daz,fz,rc*/ 0, 0, X86_MXCSR_RC_NEAREST,
+              /*flags    */ X86_MXCSR_DE, X86_MXCSR_DE },
+          { { /*src2     */ { BS3_FP32_DENORMAL_MAX(0), BS3_FP32_RAND_VAL_5(0), BS3_FP32_ONE(1),        BS3_FP32_RAND_VAL_0(1), BS3_FP32_RAND_VAL_5(0), BS3_FP32_ONE(1),        BS3_FP32_RAND_VAL_0(1), BS3_FP32_RAND_VAL_5(1) } },
+            { /*src1     */ { BS3_FP32_ZERO(0),         BS3_FP32_ONE(0),        BS3_FP32_RAND_VAL_3(1), BS3_FP32_ONE(1),        BS3_FP32_ONE(0),        BS3_FP32_RAND_VAL_3(1), BS3_FP32_ONE(1),        BS3_FP32_ONE(1),       } },
+            { /* =>      */ { BS3_FP32_ZERO(0),         BS3_FP32_RAND_VAL_5(1), BS3_FP32_RAND_VAL_3(0), BS3_FP32_RAND_VAL_0(0), BS3_FP32_RAND_VAL_5(1), BS3_FP32_RAND_VAL_3(0), BS3_FP32_RAND_VAL_0(0), BS3_FP32_RAND_VAL_5(0) } },
+              /*mask     */ ~X86_MXCSR_XCPT_MASK,
+              /*daz,fz,rc*/ 0, 0, X86_MXCSR_RC_NEAREST,
+              /*flags    */ X86_MXCSR_DE, X86_MXCSR_DE },
+          { { /*src2     */ { BS3_FP32_ZERO(0),         BS3_FP32_DENORMAL_MIN(0), BS3_FP32_RAND_VAL_2(0), BS3_FP32_RAND_VAL_3(0), BS3_FP32_ONE(0),        BS3_FP32_DENORMAL_MIN(0), BS3_FP32_DENORMAL_MAX(0), BS3_FP32_ONE(0)          } },
+            { /*src1     */ { BS3_FP32_DENORMAL_MIN(1), BS3_FP32_ONE(0),          BS3_FP32_ONE(0),        BS3_FP32_ONE(0),        BS3_FP32_RAND_VAL_2(0), BS3_FP32_ONE(0),          BS3_FP32_ONE(0),          BS3_FP32_DENORMAL_MAX(0) } },
+            { /* =>      */ { BS3_FP32_ZERO(1),         BS3_FP32_ONE(0),          BS3_FP32_ONE(0),        BS3_FP32_ONE(0),        BS3_FP32_RAND_VAL_2(0), BS3_FP32_ONE(0),          BS3_FP32_ONE(0),          BS3_FP32_DENORMAL_MAX(0) } },
+              /*mask     */ X86_MXCSR_XCPT_MASK,
+              /*daz,fz,rc*/ X86_MXCSR_DAZ, 0, X86_MXCSR_RC_NEAREST,
+              /*flags    */ 0, 0 },
+          { { /*src2     */ { BS3_FP32_DENORMAL_MIN(0), BS3_FP32_ONE(0),        BS3_FP32_DENORMAL_MAX(0), BS3_FP32_DENORMAL_MAX(1), BS3_FP32_RAND_VAL_3(0), BS3_FP32_RAND_VAL_0(0), BS3_FP32_RAND_VAL_0(0),   BS3_FP32_DENORMAL_MAX(0) } },
+            { /*src1     */ { BS3_FP32_DENORMAL_MAX(0), BS3_FP32_RAND_VAL_4(0), BS3_FP32_DENORMAL_MIN(1), BS3_FP32_DENORMAL_MIN(0), BS3_FP32_ONE(0),        BS3_FP32_ONE(0),        BS3_FP32_DENORMAL_MIN(0), BS3_FP32_RAND_VAL_4(0)   } },
+            { /* =>      */ { BS3_FP32_ZERO(0),         BS3_FP32_RAND_VAL_4(0), BS3_FP32_DENORMAL_MIN(1), BS3_FP32_DENORMAL_MIN(0), BS3_FP32_ONE(0),        BS3_FP32_ONE(0),        BS3_FP32_DENORMAL_MIN(0), BS3_FP32_RAND_VAL_4(0)   } },
+              /*mask     */ X86_MXCSR_XCPT_MASK,
+              /*daz,fz,rc*/ X86_MXCSR_DAZ, X86_MXCSR_FZ, X86_MXCSR_RC_UP,
+              /*flags    */ 0, 0 },
+    /** @todo More Denormals. */
     };