VirtualBox

Ignore:
Timestamp:
Aug 21, 2024 6:09:33 PM (9 months ago)
Author:
vboxsync
svn:sync-xref-src-repo-rev:
164502
Message:

Disassembler/ARMv8: Updates, decode add/adds/sub/subs shifted registers variant instructions, add them to the testcase, bugref:10394

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/src/VBox/Disassembler/testcase/tstDisasmArmv8-1-asm.S

    r105785 r105790  
    7575
    7676        ; Arithmetic instructions
    77         add x0, x0, #0x0
    78         add w0, w1, #0x10000
    79         add w0, w1, #65536
     77        add  x0, x0, #0x0
     78        add  x0, x1, #0x10000
     79        add  x0, x1, #65536
     80        add  x0, x0, x0
     81        add  x0, x1, x29
     82        add  x0, x1, x28, LSL #1
     83        add  x0, x1, x28, LSL #63
     84        add  x0, x1, x28, LSR #1
     85        add  x0, x1, x28, LSR #63
     86        add  x0, x1, x28, ASR #1
     87        add  x0, x1, x28, ASR #63
     88        ; ROR is reserved
     89
     90        add  w0, w1, #0x0
     91        add  w0, w1, #0x10000
     92        add  w0, w1, #65536
     93        add  w0, w1, w29
     94        add  w0, w1, w28, LSL #1
     95        add  w0, w1, w28, LSL #31
     96        add  w0, w1, w28, LSR #1
     97        add  w0, w1, w28, LSR #31
     98        add  w0, w1, w28, ASR #1
     99        add  w0, w1, w28, ASR #31
     100        ; ROR is reserved
    80101
    81102        adds x0, x0, #0x0
     103        adds x0, x1, #0x10000
     104        adds x0, x1, #65536
     105        adds x0, x0, x0
     106        adds x0, x1, x29
     107        adds x0, x1, x28, LSL #1
     108        adds x0, x1, x28, LSL #63
     109        adds x0, x1, x28, LSR #1
     110        adds x0, x1, x28, LSR #63
     111        adds x0, x1, x28, ASR #1
     112        adds x0, x1, x28, ASR #63
     113        ; ROR is reserved
     114
     115        adds w0, w1, #0x0
    82116        adds w0, w1, #0x10000
    83117        adds w0, w1, #65536
    84 
    85         sub x0, x0, #0x0
    86         sub w0, w1, #0x10000
    87         sub w0, w1, #65536
     118        adds w0, w1, w29
     119        adds w0, w1, w28, LSL #1
     120        adds w0, w1, w28, LSL #31
     121        adds w0, w1, w28, LSR #1
     122        adds w0, w1, w28, LSR #31
     123        adds w0, w1, w28, ASR #1
     124        adds w0, w1, w28, ASR #31
     125        ; ROR is reserved
     126
     127        sub  x0, x0, #0x0
     128        sub  x0, x1, #0x10000
     129        sub  x0, x1, #65536
     130        sub  x0, x0, x0
     131        sub  x0, x1, x29
     132        sub  x0, x1, x28, LSL #1
     133        sub  x0, x1, x28, LSL #63
     134        sub  x0, x1, x28, LSR #1
     135        sub  x0, x1, x28, LSR #63
     136        sub  x0, x1, x28, ASR #1
     137        sub  x0, x1, x28, ASR #63
     138        ; ROR is reserved
     139
     140        sub  w0, w1, #0x0
     141        sub  w0, w1, #0x10000
     142        sub  w0, w1, #65536
     143        sub  w0, w1, w29
     144        sub  w0, w1, w28, LSL #1
     145        sub  w0, w1, w28, LSL #31
     146        sub  w0, w1, w28, LSR #1
     147        sub  w0, w1, w28, LSR #31
     148        sub  w0, w1, w28, ASR #1
     149        sub  w0, w1, w28, ASR #31
     150        ; ROR is reserved
    88151
    89152        subs x0, x0, #0x0
     153        subs x0, x1, #0x10000
     154        subs x0, x1, #65536
     155        subs x0, x0, x0
     156        subs x0, x1, x29
     157        subs x0, x1, x28, LSL #1
     158        subs x0, x1, x28, LSL #63
     159        subs x0, x1, x28, LSR #1
     160        subs x0, x1, x28, LSR #63
     161        subs x0, x1, x28, ASR #1
     162        subs x0, x1, x28, ASR #63
     163        ; ROR is reserved
     164
     165        subs w0, w1, #0x0
    90166        subs w0, w1, #0x10000
    91167        subs w0, w1, #65536
     168        subs w0, w1, w29
     169        subs w0, w1, w28, LSL #1
     170        subs w0, w1, w28, LSL #31
     171        subs w0, w1, w28, LSR #1
     172        subs w0, w1, w28, LSR #31
     173        subs w0, w1, w28, ASR #1
     174        subs w0, w1, w28, ASR #31
     175        ; ROR is reserved
    92176
    93177;       mov x0, x1 @todo Aliases are not supported right now.
Note: See TracChangeset for help on using the changeset viewer.

© 2025 Oracle Support Privacy / Do Not Sell My Info Terms of Use Trademark Policy Automated Access Etiquette