Changeset 106232 in vbox for trunk/src/VBox/ValidationKit
- Timestamp:
- Oct 8, 2024 10:25:25 AM (7 weeks ago)
- File:
-
- 1 edited
Legend:
- Unmodified
- Added
- Removed
-
trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32
r106231 r106232 1541 1541 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1542 1542 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1543 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1543 /*256:out */ -1, \ 1544 1544 /*xcpt? */ false, false }, \ 1545 1545 { { /*src2 */ { FP32_QNAN_MAX(0), FP32_RAND_V0(0), FP32_RAND_V1(1), FP32_RAND_V2(0), FP32_RAND_V3(0), FP32_RAND_V4(1), FP32_RAND_V5(0), FP32_RAND_V6(1) } }, \ … … 1548 1548 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1549 1549 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1550 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1550 /*256:out */ -1, \ 1551 1551 /*xcpt? */ false, false }, \ 1552 1552 { { /*src2 */ { FP32_QNAN_V0(0), FP32_RAND_V0(1), FP32_RAND_V7(1), FP32_RAND_V2(0), FP32_RAND_V3(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } }, \ … … 1555 1555 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1556 1556 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1557 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1557 /*256:out */ -1, \ 1558 1558 /*xcpt? */ false, false }, \ 1559 1559 /* QNan, SNan (Masked). */ \ … … 1563 1563 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1564 1564 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1565 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1565 /*256:out */ -1, \ 1566 1566 /*xcpt? */ false, false }, \ 1567 1567 { { /*src2 */ { FP32_QNAN_MAX(0), FP32_RAND_V2(1), FP32_RAND_V3(0), FP32_RAND_V1(1), FP32_RAND_V0(1), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V6(1) } }, \ … … 1570 1570 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1571 1571 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1572 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1572 /*256:out */ -1, \ 1573 1573 /*xcpt? */ false, false }, \ 1574 1574 { { /*src2 */ { FP32_QNAN_V0(0), FP32_RAND_V1(1), FP32_RAND_V3(0), FP32_RAND_V1(1), FP32_RAND_V0(0), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V6(1) } }, \ … … 1577 1577 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1578 1578 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1579 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1579 /*256:out */ -1, \ 1580 1580 /*xcpt? */ false, false }, \ 1581 1581 /* SNan, QNan (Masked). */ \ … … 1585 1585 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ, \ 1586 1586 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE, \ 1587 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,\1587 /*256:out */ -1, \ 1588 1588 /*xcpt? */ false, false }, \ 1589 1589 { { /*src2 */ { FP32_SNAN(0), FP32_RAND_V1(1), FP32_RAND_V3(0), FP32_RAND_V1(1), FP32_RAND_V3(0), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V7(1) } }, \ … … 1592 1592 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1593 1593 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1594 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1594 /*256:out */ -1, \ 1595 1595 /*xcpt? */ false, false }, \ 1596 1596 { { /*src2 */ { FP32_SNAN_V1(0), FP32_RAND_V1(1), FP32_RAND_V7(1), FP32_RAND_V2(0), FP32_RAND_V3(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } }, \ … … 1599 1599 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1600 1600 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1601 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1601 /*256:out */ -1, \ 1602 1602 /*xcpt? */ false, false }, \ 1603 1603 /* SNan, SNan (Masked). */ \ … … 1607 1607 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1608 1608 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1609 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1609 /*256:out */ -1, \ 1610 1610 /*xcpt? */ false, false }, \ 1611 1611 { { /*src2 */ { FP32_SNAN(0), FP32_RAND_V1(0), FP32_RAND_V7(1), FP32_RAND_V2(1), FP32_RAND_V3(0), FP32_RAND_V4(1), FP32_RAND_V1(1), FP32_RAND_V2(1) } }, \ … … 1614 1614 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1615 1615 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1616 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1616 /*256:out */ -1, \ 1617 1617 /*xcpt? */ false, false }, \ 1618 1618 { { /*src2 */ { FP32_SNAN_V1(0), FP32_RAND_V1(1), FP32_RAND_V6(1), FP32_RAND_V2(0), FP32_RAND_V3(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } }, \ … … 1621 1621 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1622 1622 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1623 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1623 /*256:out */ -1, \ 1624 1624 /*xcpt? */ false, false }, \ 1625 1625 /* QNan, Normal (Masked). */ \ … … 1629 1629 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1630 1630 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1631 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1631 /*256:out */ -1, \ 1632 1632 /*xcpt? */ false, false }, \ 1633 1633 /* SNan, Normal (Masked). */ \ … … 1637 1637 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1638 1638 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1639 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1639 /*256:out */ -1, \ 1640 1640 /*xcpt? */ false, false }, \ 1641 1641 /* QNan, QNan (Unmasked). */ \ … … 1645 1645 /*mxcsr:in */ 0, \ 1646 1646 /*128:out */ X86_MXCSR_IE, \ 1647 /*256:out */ X86_MXCSR_IE,\1647 /*256:out */ -1, \ 1648 1648 /*xcpt? */ true, true }, \ 1649 1649 { { /*src2 */ { FP32_QNAN_MAX(0), FP32_RAND_V0(0), FP32_RAND_V1(1), FP32_RAND_V2(0), FP32_RAND_V3(0), FP32_RAND_V4(1), FP32_RAND_V5(0), FP32_RAND_V6(1) } }, \ … … 1652 1652 /*mxcsr:in */ 0, \ 1653 1653 /*128:out */ X86_MXCSR_IE, \ 1654 /*256:out */ X86_MXCSR_IE,\1654 /*256:out */ -1, \ 1655 1655 /*xcpt? */ true, true }, \ 1656 1656 { { /*src2 */ { FP32_QNAN_V0(0), FP32_RAND_V0(1), FP32_RAND_V7(1), FP32_RAND_V2(0), FP32_RAND_V3(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } }, \ … … 1659 1659 /*mxcsr:in */ 0, \ 1660 1660 /*128:out */ X86_MXCSR_IE, \ 1661 /*256:out */ X86_MXCSR_IE,\1661 /*256:out */ -1, \ 1662 1662 /*xcpt? */ true, true }, \ 1663 1663 /* QNan, SNan (Unmasked). */ \ … … 1667 1667 /*mxcsr:in */ 0, \ 1668 1668 /*128:out */ X86_MXCSR_IE, \ 1669 /*256:out */ X86_MXCSR_IE,\1669 /*256:out */ -1, \ 1670 1670 /*xcpt? */ true, true }, \ 1671 1671 { { /*src2 */ { FP32_QNAN_MAX(0), FP32_RAND_V2(1), FP32_RAND_V3(0), FP32_RAND_V1(1), FP32_RAND_V0(1), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V6(1) } }, \ … … 1674 1674 /*mxcsr:in */ 0, \ 1675 1675 /*128:out */ X86_MXCSR_IE, \ 1676 /*256:out */ X86_MXCSR_IE,\1676 /*256:out */ -1, \ 1677 1677 /*xcpt? */ true, true }, \ 1678 1678 { { /*src2 */ { FP32_QNAN_V0(0), FP32_RAND_V1(1), FP32_RAND_V3(0), FP32_RAND_V1(1), FP32_RAND_V0(0), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V6(1) } }, \ … … 1681 1681 /*mxcsr:in */ 0, \ 1682 1682 /*128:out */ X86_MXCSR_IE, \ 1683 /*256:out */ X86_MXCSR_IE,\1683 /*256:out */ -1, \ 1684 1684 /*xcpt? */ true, true }, \ 1685 1685 /* SNan, QNan (Unmasked). */ \ … … 1689 1689 /*mxcsr:in */ X86_MXCSR_FZ, \ 1690 1690 /*128:out */ X86_MXCSR_FZ | X86_MXCSR_IE, \ 1691 /*256:out */ X86_MXCSR_FZ | X86_MXCSR_IE,\1691 /*256:out */ -1, \ 1692 1692 /*xcpt? */ true, true }, \ 1693 1693 { { /*src2 */ { FP32_SNAN(0), FP32_RAND_V1(1), FP32_RAND_V3(0), FP32_RAND_V1(1), FP32_RAND_V3(0), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V7(1) } }, \ … … 1696 1696 /*mxcsr:in */ 0, \ 1697 1697 /*128:out */ X86_MXCSR_IE, \ 1698 /*256:out */ X86_MXCSR_IE,\1698 /*256:out */ -1, \ 1699 1699 /*xcpt? */ true, true }, \ 1700 1700 { { /*src2 */ { FP32_SNAN_V1(0), FP32_RAND_V1(1), FP32_RAND_V7(1), FP32_RAND_V2(0), FP32_RAND_V3(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } }, \ … … 1703 1703 /*mxcsr:in */ 0, \ 1704 1704 /*128:out */ X86_MXCSR_IE, \ 1705 /*256:out */ X86_MXCSR_IE,\1705 /*256:out */ -1, \ 1706 1706 /*xcpt? */ true, true }, \ 1707 1707 /* SNan, SNan (Unmasked). */ \ … … 1711 1711 /*mxcsr:in */ 0, \ 1712 1712 /*128:out */ X86_MXCSR_IE, \ 1713 /*256:out */ X86_MXCSR_IE,\1713 /*256:out */ -1, \ 1714 1714 /*xcpt? */ true, true }, \ 1715 1715 { { /*src2 */ { FP32_SNAN(0), FP32_RAND_V1(0), FP32_RAND_V7(1), FP32_RAND_V2(1), FP32_RAND_V3(0), FP32_RAND_V4(1), FP32_RAND_V1(1), FP32_RAND_V2(1) } }, \ … … 1718 1718 /*mxcsr:in */ 0, \ 1719 1719 /*128:out */ X86_MXCSR_IE, \ 1720 /*256:out */ X86_MXCSR_IE,\1720 /*256:out */ -1, \ 1721 1721 /*xcpt? */ true, true }, \ 1722 1722 { { /*src2 */ { FP32_SNAN_V1(0), FP32_RAND_V1(1), FP32_RAND_V6(1), FP32_RAND_V2(0), FP32_RAND_V3(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } }, \ … … 1725 1725 /*mxcsr:in */ 0, \ 1726 1726 /*128:out */ X86_MXCSR_IE, \ 1727 /*256:out */ X86_MXCSR_IE,\1727 /*256:out */ -1, \ 1728 1728 /*xcpt? */ true, true }, \ 1729 1729 /* QNan, Normal (Unmasked). */ \ … … 1733 1733 /*mxcsr:in */ 0, \ 1734 1734 /*128:out */ X86_MXCSR_IE, \ 1735 /*256:out */ X86_MXCSR_IE,\1735 /*256:out */ -1, \ 1736 1736 /*xcpt? */ true, true }, \ 1737 1737 /* SNan, Normal (Unmasked). */ \ … … 1741 1741 /*mxcsr:in */ 0, \ 1742 1742 /*128:out */ X86_MXCSR_IE, \ 1743 /*256:out */ X86_MXCSR_IE,\1743 /*256:out */ -1, \ 1744 1744 /*xcpt? */ true, true }, \ 1745 1745 … … 1755 1755 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1756 1756 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1757 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1757 /*256:out */ -1, \ 1758 1758 /*xcpt? */ false, false }, \ 1759 1759 { { /*src2 */ { FP64_QNAN_MAX(0), FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V2(0) } }, \ … … 1762 1762 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1763 1763 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1764 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1764 /*256:out */ -1, \ 1765 1765 /*xcpt? */ false, false }, \ 1766 1766 { { /*src2 */ { FP64_QNAN_V0(0), FP64_RAND_V0(1), FP64_RAND_V0(1), FP64_RAND_V2(0) } }, \ … … 1769 1769 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1770 1770 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1771 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1771 /*256:out */ -1, \ 1772 1772 /*xcpt? */ false, false }, \ 1773 1773 /* QNan, SNan (Masked). */ \ … … 1777 1777 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1778 1778 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1779 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1779 /*256:out */ -1, \ 1780 1780 /*xcpt? */ false, false }, \ 1781 1781 { { /*src2 */ { FP64_QNAN_MAX(0), FP64_RAND_V2(1), FP64_RAND_V3(0), FP64_RAND_V1(1) } }, \ … … 1784 1784 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1785 1785 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1786 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1786 /*256:out */ -1, \ 1787 1787 /*xcpt? */ false, false }, \ 1788 1788 { { /*src2 */ { FP64_QNAN_V0(0), FP64_RAND_V1(1), FP64_RAND_V3(0), FP64_RAND_V1(1) } }, \ … … 1791 1791 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1792 1792 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1793 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1793 /*256:out */ -1, \ 1794 1794 /*xcpt? */ false, false }, \ 1795 1795 /* SNan, QNan (Masked). */ \ … … 1799 1799 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ, \ 1800 1800 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE, \ 1801 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,\1801 /*256:out */ -1, \ 1802 1802 /*xcpt? */ false, false }, \ 1803 1803 { { /*src2 */ { FP64_SNAN(0), FP64_RAND_V1(1), FP64_RAND_V3(0), FP64_RAND_V1(1) } }, \ … … 1806 1806 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1807 1807 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1808 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1808 /*256:out */ -1, \ 1809 1809 /*xcpt? */ false, false }, \ 1810 1810 { { /*src2 */ { FP64_SNAN_V1(0), FP64_RAND_V1(1), FP64_RAND_V0(1), FP64_RAND_V2(0) } }, \ … … 1813 1813 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1814 1814 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1815 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1815 /*256:out */ -1, \ 1816 1816 /*xcpt? */ false, false }, \ 1817 1817 /* SNan, SNan (Masked). */ \ … … 1821 1821 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1822 1822 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1823 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1823 /*256:out */ -1, \ 1824 1824 /*xcpt? */ false, false }, \ 1825 1825 { { /*src2 */ { FP64_SNAN(0), FP64_RAND_V1(0), FP64_RAND_V0(1), FP64_RAND_V2(1) } }, \ … … 1828 1828 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1829 1829 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1830 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1830 /*256:out */ -1, \ 1831 1831 /*xcpt? */ false, false }, \ 1832 1832 { { /*src2 */ { FP64_SNAN_V1(0), FP64_RAND_V1(1), FP64_RAND_V1(1), FP64_RAND_V2(0) } }, \ … … 1835 1835 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1836 1836 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1837 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1837 /*256:out */ -1, \ 1838 1838 /*xcpt? */ false, false }, \ 1839 1839 /* QNan, Normal (Masked). */ \ … … 1843 1843 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1844 1844 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1845 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1845 /*256:out */ -1, \ 1846 1846 /*xcpt? */ false, false }, \ 1847 1847 /* SNan, Normal (Masked). */ \ … … 1851 1851 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, \ 1852 1852 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, \ 1853 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,\1853 /*256:out */ -1, \ 1854 1854 /*xcpt? */ false, false }, \ 1855 1855 /* QNan, QNan (Unmasked). */ \ … … 1859 1859 /*mxcsr:in */ 0, \ 1860 1860 /*128:out */ X86_MXCSR_IE, \ 1861 /*256:out */ X86_MXCSR_IE,\1861 /*256:out */ -1, \ 1862 1862 /*xcpt? */ true, true }, \ 1863 1863 { { /*src2 */ { FP64_QNAN_MAX(0), FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V2(0) } }, \ … … 1866 1866 /*mxcsr:in */ 0, \ 1867 1867 /*128:out */ X86_MXCSR_IE, \ 1868 /*256:out */ X86_MXCSR_IE,\1868 /*256:out */ -1, \ 1869 1869 /*xcpt? */ true, true }, \ 1870 1870 { { /*src2 */ { FP64_QNAN_V0(0), FP64_RAND_V0(1), FP64_RAND_V0(1), FP64_RAND_V2(0) } }, \ … … 1873 1873 /*mxcsr:in */ 0, \ 1874 1874 /*128:out */ X86_MXCSR_IE, \ 1875 /*256:out */ X86_MXCSR_IE,\1875 /*256:out */ -1, \ 1876 1876 /*xcpt? */ true, true }, \ 1877 1877 /* QNan, SNan (Unmasked). */ \ … … 1881 1881 /*mxcsr:in */ 0, \ 1882 1882 /*128:out */ X86_MXCSR_IE, \ 1883 /*256:out */ X86_MXCSR_IE,\1883 /*256:out */ -1, \ 1884 1884 /*xcpt? */ true, true }, \ 1885 1885 { { /*src2 */ { FP64_QNAN_MAX(0), FP64_RAND_V2(1), FP64_RAND_V3(0), FP64_RAND_V1(1) } }, \ … … 1888 1888 /*mxcsr:in */ 0, \ 1889 1889 /*128:out */ X86_MXCSR_IE, \ 1890 /*256:out */ X86_MXCSR_IE,\1890 /*256:out */ -1, \ 1891 1891 /*xcpt? */ true, true }, \ 1892 1892 { { /*src2 */ { FP64_QNAN_V0(0), FP64_RAND_V1(1), FP64_RAND_V3(0), FP64_RAND_V1(1) } }, \ … … 1895 1895 /*mxcsr:in */ 0, \ 1896 1896 /*128:out */ X86_MXCSR_IE, \ 1897 /*256:out */ X86_MXCSR_IE,\1897 /*256:out */ -1, \ 1898 1898 /*xcpt? */ true, true }, \ 1899 1899 /* SNan, QNan (Unmasked). */ \ … … 1903 1903 /*mxcsr:in */ X86_MXCSR_FZ, \ 1904 1904 /*128:out */ X86_MXCSR_FZ | X86_MXCSR_IE, \ 1905 /*256:out */ X86_MXCSR_FZ | X86_MXCSR_IE,\1905 /*256:out */ -1, \ 1906 1906 /*xcpt? */ true, true }, \ 1907 1907 { { /*src2 */ { FP64_SNAN(0), FP64_RAND_V1(1), FP64_RAND_V3(0), FP64_RAND_V1(1) } }, \ … … 1910 1910 /*mxcsr:in */ 0, \ 1911 1911 /*128:out */ X86_MXCSR_IE, \ 1912 /*256:out */ X86_MXCSR_IE,\1912 /*256:out */ -1, \ 1913 1913 /*xcpt? */ true, true }, \ 1914 1914 { { /*src2 */ { FP64_SNAN_V1(0), FP64_RAND_V1(1), FP64_RAND_V0(1), FP64_RAND_V2(0) } }, \ … … 1917 1917 /*mxcsr:in */ 0, \ 1918 1918 /*128:out */ X86_MXCSR_IE, \ 1919 /*256:out */ X86_MXCSR_IE,\1919 /*256:out */ -1, \ 1920 1920 /*xcpt? */ true, true }, \ 1921 1921 /* SNan, SNan (Unmasked). */ \ … … 1925 1925 /*mxcsr:in */ 0, \ 1926 1926 /*128:out */ X86_MXCSR_IE, \ 1927 /*256:out */ X86_MXCSR_IE,\1927 /*256:out */ -1, \ 1928 1928 /*xcpt? */ true, true }, \ 1929 1929 { { /*src2 */ { FP64_SNAN(0), FP64_RAND_V1(0), FP64_RAND_V0(1), FP64_RAND_V2(1) } }, \ … … 1932 1932 /*mxcsr:in */ 0, \ 1933 1933 /*128:out */ X86_MXCSR_IE, \ 1934 /*256:out */ X86_MXCSR_IE,\1934 /*256:out */ -1, \ 1935 1935 /*xcpt? */ true, true }, \ 1936 1936 { { /*src2 */ { FP64_SNAN_V1(0), FP64_RAND_V1(1), FP64_RAND_V1(1), FP64_RAND_V2(0) } }, \ … … 1939 1939 /*mxcsr:in */ 0, \ 1940 1940 /*128:out */ X86_MXCSR_IE, \ 1941 /*256:out */ X86_MXCSR_IE,\1941 /*256:out */ -1, \ 1942 1942 /*xcpt? */ true, true }, \ 1943 1943 /* QNan, Normal (Unmasked). */ \ … … 1947 1947 /*mxcsr:in */ 0, \ 1948 1948 /*128:out */ X86_MXCSR_IE, \ 1949 /*256:out */ X86_MXCSR_IE,\1949 /*256:out */ -1, \ 1950 1950 /*xcpt? */ true, true }, \ 1951 1951 /* SNan, Normal (Unmasked). */ \ … … 1955 1955 /*mxcsr:in */ 0, \ 1956 1956 /*128:out */ X86_MXCSR_IE, \ 1957 /*256:out */ X86_MXCSR_IE,\1957 /*256:out */ -1, \ 1958 1958 /*xcpt? */ true, true }, \ 1959 1959 … … 11862 11862 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 11863 11863 /*128:out */ X86_MXCSR_XCPT_MASK, 11864 /*256:out */ X86_MXCSR_XCPT_MASK,11864 /*256:out */ -1, 11865 11865 /*xcpt? */ false, false }, 11866 11866 { { /*src2 */ { FP32_0(0), FP32_0_x7(0) } }, … … 11869 11869 /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 11870 11870 /*128:out */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 11871 /*256:out */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,11871 /*256:out */ -1, 11872 11872 /*xcpt? */ false, false }, 11873 11873 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V1 } }, … … 11876 11876 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 11877 11877 /*128:out */ X86_MXCSR_XCPT_MASK, 11878 /*256:out */ X86_MXCSR_XCPT_MASK,11878 /*256:out */ -1, 11879 11879 /*xcpt? */ false, false }, 11880 11880 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V2 } }, … … 11883 11883 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 11884 11884 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 11885 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,11885 /*256:out */ -1, 11886 11886 /*xcpt? */ false, false }, 11887 11887 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V3 } }, … … 11890 11890 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 11891 11891 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 11892 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,11892 /*256:out */ -1, 11893 11893 /*xcpt? */ false, false }, 11894 11894 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V4 } }, … … 11897 11897 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 11898 11898 /*128:out */ X86_MXCSR_XCPT_MASK, 11899 /*256:out */ X86_MXCSR_XCPT_MASK,11899 /*256:out */ -1, 11900 11900 /*xcpt? */ false, false }, 11901 11901 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V5 } }, … … 11904 11904 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 11905 11905 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 11906 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,11906 /*256:out */ -1, 11907 11907 /*xcpt? */ false, false }, 11908 11908 { { /*src2 */ { FP32_0(1), FP32_RAND_x7_V6 } }, … … 11911 11911 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 11912 11912 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 11913 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,11913 /*256:out */ -1, 11914 11914 /*xcpt? */ false, false }, 11915 11915 { { /*src2 */ { FP32_0(1), FP32_RAND_x7_V7 } }, … … 11918 11918 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 11919 11919 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 11920 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,11920 /*256:out */ -1, 11921 11921 /*xcpt? */ false, false }, 11922 11922 { { /*src2 */ { FP32_0(1), FP32_RAND_x7_V1 } }, … … 11925 11925 /*mxcsr:in */ 0, 11926 11926 /*128:out */ 0, 11927 /*256:out */ 0,11927 /*256:out */ -1, 11928 11928 /*xcpt? */ false, false }, 11929 11929 { { /*src2 */ { FP32_0(1), FP32_RAND_x7_V1 } }, … … 11932 11932 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 11933 11933 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 11934 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,11934 /*256:out */ -1, 11935 11935 /*xcpt? */ false, false }, 11936 11936 /* … … 11942 11942 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 11943 11943 /*128:out */ X86_MXCSR_XCPT_MASK, 11944 /*256:out */ X86_MXCSR_XCPT_MASK,11944 /*256:out */ -1, 11945 11945 /*xcpt? */ false, false }, 11946 11946 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V5 } }, … … 11949 11949 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 11950 11950 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 11951 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,11951 /*256:out */ -1, 11952 11952 /*xcpt? */ false, false }, 11953 11953 { { /*src2 */ { FP32_INF(0), FP32_RAND_x7_V0 } }, … … 11956 11956 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 11957 11957 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 11958 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,11958 /*256:out */ -1, 11959 11959 /*xcpt? */ false, false }, 11960 11960 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V2 } }, … … 11963 11963 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 11964 11964 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 11965 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,11965 /*256:out */ -1, 11966 11966 /*xcpt? */ false, false }, 11967 11967 { { /*src2 */ { FP32_INF(0), FP32_RAND_x7_V3 } }, … … 11970 11970 /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP, 11971 11971 /*128:out */ X86_MXCSR_FZ | X86_MXCSR_RC_UP, 11972 /*256:out */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,11972 /*256:out */ -1, 11973 11973 /*xcpt? */ false, false }, 11974 11974 { { /*src2 */ { FP32_INF(0), FP32_RAND_x7_V2 } }, … … 11977 11977 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 11978 11978 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 11979 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,11979 /*256:out */ -1, 11980 11980 /*xcpt? */ false, false }, 11981 11981 { { /*src2 */ { FP32_INF(1), FP32_RAND_x7_V1 } }, … … 11984 11984 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 11985 11985 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 11986 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,11986 /*256:out */ -1, 11987 11987 /*xcpt? */ false, false }, 11988 11988 { { /*src2 */ { FP32_INF(1), FP32_RAND_x7_V3 } }, … … 11991 11991 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 11992 11992 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 11993 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,11993 /*256:out */ -1, 11994 11994 /*xcpt? */ false, false }, 11995 11995 { { /*src2 */ { FP32_INF(1), FP32_RAND_x7_V1 } }, … … 11998 11998 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 11999 11999 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 12000 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,12000 /*256:out */ -1, 12001 12001 /*xcpt? */ false, false }, 12002 12002 { { /*src2 */ { FP32_INF(1), FP32_RAND_x7_V0 } }, … … 12005 12005 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12006 12006 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12007 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12007 /*256:out */ -1, 12008 12008 /*xcpt? */ false, false }, 12009 12009 { { /*src2 */ { FP32_INF(0), FP32_RAND_x7_V3 } }, … … 12012 12012 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12013 12013 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12014 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12014 /*256:out */ -1, 12015 12015 /*xcpt? */ false, false }, 12016 12016 { { /*src2 */ { FP32_INF(0), FP32_RAND_x7_V0 } }, … … 12019 12019 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ, 12020 12020 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ, 12021 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,12021 /*256:out */ -1, 12022 12022 /*xcpt? */ false, false }, 12023 12023 { { /*src2 */ { FP32_INF(0), FP32_RAND_x7_V4 } }, … … 12026 12026 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12027 12027 /*128:out */ X86_MXCSR_XCPT_MASK, 12028 /*256:out */ X86_MXCSR_XCPT_MASK,12028 /*256:out */ -1, 12029 12029 /*xcpt? */ false, false }, 12030 12030 { { /*src2 */ { FP32_INF(0), FP32_RAND_x7_V6 } }, … … 12033 12033 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12034 12034 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12035 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,12035 /*256:out */ -1, 12036 12036 /*xcpt? */ false, false }, 12037 12037 { { /*src2 */ { FP32_NORM_V7(0), FP32_RAND_x7_V7 } }, … … 12040 12040 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 12041 12041 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 12042 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,12042 /*256:out */ -1, 12043 12043 /*xcpt? */ false, false }, 12044 12044 { { /*src2 */ { FP32_NORM_V7(0), FP32_RAND_x7_V4 } }, … … 12047 12047 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12048 12048 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12049 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12049 /*256:out */ -1, 12050 12050 /*xcpt? */ false, false }, 12051 12051 /* … … 12057 12057 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12058 12058 /*128:out */ X86_MXCSR_XCPT_MASK, 12059 /*256:out */ X86_MXCSR_XCPT_MASK,12059 /*256:out */ -1, 12060 12060 /*xcpt? */ false, false }, 12061 12061 { { /*src2 */ { FP32_NORM_MIN(0), FP32_RAND_x7_V3 } }, … … 12064 12064 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12065 12065 /*128:out */ X86_MXCSR_XCPT_MASK, 12066 /*256:out */ X86_MXCSR_XCPT_MASK,12066 /*256:out */ -1, 12067 12067 /*xcpt? */ false, false }, 12068 12068 { { /*src2 */ { FP32_NORM_MIN(0), FP32_RAND_x7_V3 } }, … … 12071 12071 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12072 12072 /*128:out */ X86_MXCSR_XCPT_MASK, 12073 /*256:out */ X86_MXCSR_XCPT_MASK,12073 /*256:out */ -1, 12074 12074 /*xcpt? */ false, false }, 12075 12075 { { /*src2 */ { FP32_NORM_MAX(0), FP32_RAND_x7_V2 } }, … … 12078 12078 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12079 12079 /*128:out */ X86_MXCSR_XCPT_MASK, 12080 /*256:out */ X86_MXCSR_XCPT_MASK,12080 /*256:out */ -1, 12081 12081 /*xcpt? */ false, false }, 12082 12082 { { /*src2 */ { FP32_NORM_SAFE_INT_MIN(0), FP32_RAND_x7_V2 } }, … … 12085 12085 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12086 12086 /*128:out */ X86_MXCSR_XCPT_MASK, 12087 /*256:out */ X86_MXCSR_XCPT_MASK,12087 /*256:out */ -1, 12088 12088 /*xcpt? */ false, false }, 12089 12089 { { /*src2 */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V6 } }, … … 12092 12092 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12093 12093 /*128:out */ X86_MXCSR_XCPT_MASK, 12094 /*256:out */ X86_MXCSR_XCPT_MASK,12094 /*256:out */ -1, 12095 12095 /*xcpt? */ false, false }, 12096 12096 { { /*src2 */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V0 } }, … … 12099 12099 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12100 12100 /*128:out */ X86_MXCSR_XCPT_MASK, 12101 /*256:out */ X86_MXCSR_XCPT_MASK,12101 /*256:out */ -1, 12102 12102 /*xcpt? */ false, false }, 12103 12103 { { /*src2 */ { FP32_V(0, 0x600000, 0x7f)/* 1.75*/, FP32_RAND_x7_V1 } }, … … 12106 12106 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12107 12107 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12108 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,12108 /*256:out */ -1, 12109 12109 /*xcpt? */ false, false }, 12110 12110 { { /*src2 */ { FP32_V(0, 0, 0x7d)/*0.25*/, FP32_RAND_x7_V3 } }, … … 12113 12113 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12114 12114 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12115 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,12115 /*256:out */ -1, 12116 12116 /*xcpt? */ false, false }, 12117 12117 { { /*src2 */ { FP32_NORM_MAX(0), FP32_RAND_x7_V1 } }, … … 12120 12120 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN, 12121 12121 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN, 12122 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,12122 /*256:out */ -1, 12123 12123 /*xcpt? */ false, false }, 12124 12124 { { /*src2 */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_RAND_x7_V3 } }, … … 12127 12127 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12128 12128 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12129 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12129 /*256:out */ -1, 12130 12130 /*xcpt? */ false, false }, 12131 12131 { { /*src2 */ { FP32_V(1, 0x2514d6, 0x93)/*-1352346.75*/, FP32_RAND_x7_V2 } }, … … 12134 12134 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12135 12135 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12136 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12136 /*256:out */ -1, 12137 12137 /*xcpt? */ false, false }, 12138 12138 { { /*src2 */ { FP32_V(1, 0x2514d6, 0x93)/*-1352346.75*/, FP32_RAND_x7_V4 } }, … … 12141 12141 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12142 12142 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12143 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12143 /*256:out */ -1, 12144 12144 /*xcpt? */ false, false }, 12145 12145 { { /*src2 */ { FP32_V(1, 0x40e6b6, 0x8c)/*-12345.678*/, FP32_RAND_x7_V3 } }, … … 12148 12148 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12149 12149 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12150 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12150 /*256:out */ -1, 12151 12151 /*xcpt? */ false, false }, 12152 12152 { { /*src2 */ { FP32_V(0, 0x620b2e, 0x92)/*925874.9*/, FP32_RAND_x7_V2 } }, … … 12155 12155 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12156 12156 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12157 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12157 /*256:out */ -1, 12158 12158 /*xcpt? */ false, false }, 12159 12159 { { /*src2 */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_RAND_x7_V3 } }, … … 12162 12162 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12163 12163 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12164 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12164 /*256:out */ -1, 12165 12165 /*xcpt? */ false, false }, 12166 12166 { { /*src2 */ { FP32_V(1, 0x40e6b6, 0x8c)/*-12345.678*/, FP32_RAND_x7_V0 } }, … … 12169 12169 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12170 12170 /*128:out */ X86_MXCSR_XCPT_MASK, 12171 /*256:out */ X86_MXCSR_XCPT_MASK,12171 /*256:out */ -1, 12172 12172 /*xcpt? */ false, false }, 12173 12173 { { /*src2 */ { FP32_V(0, 0x5dd520, 0x8e)/* 56789.125*/, FP32_RAND_x7_V6 } }, … … 12176 12176 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12177 12177 /*128:out */ X86_MXCSR_XCPT_MASK, 12178 /*256:out */ X86_MXCSR_XCPT_MASK,12178 /*256:out */ -1, 12179 12179 /*xcpt? */ false, false }, 12180 12180 { { /*src2 */ { FP32_V(0, 0x600000, 0x7e)/* 0.875*/, FP32_RAND_x7_V7 } }, … … 12183 12183 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 12184 12184 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 12185 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,12185 /*256:out */ -1, 12186 12186 /*xcpt? */ false, false }, 12187 12187 /** @todo More Normals. */ … … 12194 12194 /*mxcsr:in */ 0, 12195 12195 /*128:out */ X86_MXCSR_DE, 12196 /*256:out */ X86_MXCSR_DE,12196 /*256:out */ -1, 12197 12197 /*xcpt? */ true, true }, 12198 12198 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V5 } }, … … 12201 12201 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12202 12202 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 12203 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,12203 /*256:out */ -1, 12204 12204 /*xcpt? */ false, false }, 12205 12205 { { /*src2 */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V4 } }, … … 12208 12208 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 12209 12209 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 12210 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,12210 /*256:out */ -1, 12211 12211 /*xcpt? */ false, false }, 12212 12212 { { /*src2 */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V7 } }, … … 12215 12215 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12216 12216 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 12217 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,12217 /*256:out */ -1, 12218 12218 /*xcpt? */ false, false }, 12219 12219 { { /*src2 */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V6 } }, … … 12222 12222 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12223 12223 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 12224 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,12224 /*256:out */ -1, 12225 12225 /*xcpt? */ false, false }, 12226 12226 { { /*src2 */ { FP32_DENORM_MAX(1), FP32_RAND_x7_V3 } }, … … 12229 12229 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12230 12230 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 12231 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,12231 /*256:out */ -1, 12232 12232 /*xcpt? */ false, false }, 12233 12233 { { /*src2 */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V7 } }, … … 12236 12236 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12237 12237 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 12238 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,12238 /*256:out */ -1, 12239 12239 /*xcpt? */ false, false }, 12240 12240 { { /*src2 */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V5 } }, … … 12243 12243 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12244 12244 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 12245 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,12245 /*256:out */ -1, 12246 12246 /*xcpt? */ false, false }, 12247 12247 { { /*src2 */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V2 } }, … … 12250 12250 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ, 12251 12251 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ, 12252 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,12252 /*256:out */ -1, 12253 12253 /*xcpt? */ false, false }, 12254 12254 { { /*src2 */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V0 } }, … … 12257 12257 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12258 12258 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 12259 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,12259 /*256:out */ -1, 12260 12260 /*xcpt? */ false, false }, 12261 12261 /** @todo More Denormals. */ … … 12319 12319 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12320 12320 /*128:out */ X86_MXCSR_XCPT_MASK, 12321 /*256:out */ X86_MXCSR_XCPT_MASK,12321 /*256:out */ -1, 12322 12322 /*xcpt? */ false, false }, 12323 12323 { { /*src2 */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } }, … … 12326 12326 /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 12327 12327 /*128:out */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 12328 /*256:out */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,12328 /*256:out */ -1, 12329 12329 /*xcpt? */ false, false }, 12330 12330 { { /*src2 */ { FP64_0(0), FP64_INF(0), FP64_SNAN(0), FP64_SNAN(0) } }, … … 12333 12333 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12334 12334 /*128:out */ X86_MXCSR_XCPT_MASK, 12335 /*256:out */ X86_MXCSR_XCPT_MASK,12335 /*256:out */ -1, 12336 12336 /*xcpt? */ false, false }, 12337 12337 { { /*src2 */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V0(0), FP64_RAND_V0(0) } }, … … 12340 12340 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12341 12341 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12342 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12342 /*256:out */ -1, 12343 12343 /*xcpt? */ false, false }, 12344 12344 { { /*src2 */ { FP64_0(0), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V1(0) } }, … … 12347 12347 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 12348 12348 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 12349 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,12349 /*256:out */ -1, 12350 12350 /*xcpt? */ false, false }, 12351 12351 { { /*src2 */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V3(0) } }, … … 12354 12354 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12355 12355 /*128:out */ X86_MXCSR_XCPT_MASK, 12356 /*256:out */ X86_MXCSR_XCPT_MASK,12356 /*256:out */ -1, 12357 12357 /*xcpt? */ false, false }, 12358 12358 { { /*src2 */ { FP64_0(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(0) } }, … … 12361 12361 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12362 12362 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12363 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,12363 /*256:out */ -1, 12364 12364 /*xcpt? */ false, false }, 12365 12365 { { /*src2 */ { FP64_0(1), FP64_RAND_V0(1), FP64_RAND_V1(1), FP64_RAND_V3(1) } }, … … 12368 12368 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12369 12369 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12370 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12370 /*256:out */ -1, 12371 12371 /*xcpt? */ false, false }, 12372 12372 { { /*src2 */ { FP64_0(1), FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V1(0) } }, … … 12375 12375 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 12376 12376 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 12377 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,12377 /*256:out */ -1, 12378 12378 /*xcpt? */ false, false }, 12379 12379 { { /*src2 */ { FP64_0(1), FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } }, … … 12382 12382 /*mxcsr:in */ 0, 12383 12383 /*128:out */ 0, 12384 /*256:out */ 0,12384 /*256:out */ -1, 12385 12385 /*xcpt? */ false, false }, 12386 12386 { { /*src2 */ { FP64_0(1), FP64_RAND_V3(1), FP64_RAND_V1(1), FP64_RAND_V0(1) } }, … … 12389 12389 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 12390 12390 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 12391 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,12391 /*256:out */ -1, 12392 12392 /*xcpt? */ false, false }, 12393 12393 /* … … 12399 12399 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12400 12400 /*128:out */ X86_MXCSR_XCPT_MASK, 12401 /*256:out */ X86_MXCSR_XCPT_MASK,12401 /*256:out */ -1, 12402 12402 /*xcpt? */ false, false }, 12403 12403 { { /*src2 */ { FP64_0(0), FP64_RAND_V1(1), FP64_RAND_V1(1), FP64_RAND_V3(1) } }, … … 12406 12406 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 12407 12407 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 12408 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,12408 /*256:out */ -1, 12409 12409 /*xcpt? */ false, false }, 12410 12410 { { /*src2 */ { FP64_INF(0), FP64_INF(1), FP64_SNAN(1), FP64_QNAN(1) } }, … … 12413 12413 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12414 12414 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12415 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12415 /*256:out */ -1, 12416 12416 /*xcpt? */ false, false }, 12417 12417 { { /*src2 */ { FP64_0(0), FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } }, … … 12420 12420 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 12421 12421 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 12422 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,12422 /*256:out */ -1, 12423 12423 /*xcpt? */ false, false }, 12424 12424 { { /*src2 */ { FP64_INF(0), FP64_RAND_V3(1), FP64_RAND_V3(1), FP64_RAND_V0(1) } }, … … 12427 12427 /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP, 12428 12428 /*128:out */ X86_MXCSR_FZ | X86_MXCSR_RC_UP, 12429 /*256:out */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,12429 /*256:out */ -1, 12430 12430 /*xcpt? */ false, false }, 12431 12431 { { /*src2 */ { FP64_INF(0), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V0(0) } }, … … 12434 12434 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12435 12435 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12436 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12436 /*256:out */ -1, 12437 12437 /*xcpt? */ false, false }, 12438 12438 { { /*src2 */ { FP64_INF(1), FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V3(0) } }, … … 12441 12441 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12442 12442 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12443 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12443 /*256:out */ -1, 12444 12444 /*xcpt? */ false, false }, 12445 12445 { { /*src2 */ { FP64_INF(1), FP64_RAND_V2(1), FP64_RAND_V1(1), FP64_RAND_V0(1) } }, … … 12448 12448 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 12449 12449 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 12450 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,12450 /*256:out */ -1, 12451 12451 /*xcpt? */ false, false }, 12452 12452 { { /*src2 */ { FP64_INF(1), FP64_RAND_V1(1), FP64_RAND_V3(1), FP64_RAND_V0(1) } }, … … 12455 12455 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 12456 12456 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 12457 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,12457 /*256:out */ -1, 12458 12458 /*xcpt? */ false, false }, 12459 12459 { { /*src2 */ { FP64_INF(1), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V0(1) } }, … … 12462 12462 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12463 12463 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12464 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12464 /*256:out */ -1, 12465 12465 /*xcpt? */ false, false }, 12466 12466 { { /*src2 */ { FP64_INF(0), FP64_RAND_V2(1), FP64_RAND_V3(1), FP64_RAND_V0(1) } }, … … 12469 12469 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12470 12470 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12471 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12471 /*256:out */ -1, 12472 12472 /*xcpt? */ false, false }, 12473 12473 { { /*src2 */ { FP64_INF(0), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V0(1) } }, … … 12476 12476 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ, 12477 12477 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ, 12478 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,12478 /*256:out */ -1, 12479 12479 /*xcpt? */ false, false }, 12480 12480 { { /*src2 */ { FP64_INF(0), FP64_RAND_V0(0), FP64_RAND_V2(1), FP64_RAND_V0(1) } }, … … 12483 12483 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12484 12484 /*128:out */ X86_MXCSR_XCPT_MASK, 12485 /*256:out */ X86_MXCSR_XCPT_MASK,12485 /*256:out */ -1, 12486 12486 /*xcpt? */ false, false }, 12487 12487 { { /*src2 */ { FP64_INF(0), FP64_INF(0), FP64_SNAN(1), FP64_INF(1) } }, … … 12490 12490 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12491 12491 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12492 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,12492 /*256:out */ -1, 12493 12493 /*xcpt? */ false, false }, 12494 12494 { { /*src2 */ { FP64_NORM_V2(0), FP64_RAND_V3(1), FP64_QNAN(1), FP64_SNAN(1) } }, … … 12497 12497 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 12498 12498 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 12499 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,12499 /*256:out */ -1, 12500 12500 /*xcpt? */ false, false }, 12501 12501 { { /*src2 */ { FP64_NORM_V2(0), FP64_SNAN(0), FP64_RAND_V2(0), FP64_RAND_V3(0) } }, … … 12504 12504 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12505 12505 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12506 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12506 /*256:out */ -1, 12507 12507 /*xcpt? */ false, false }, 12508 12508 /* … … 12514 12514 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12515 12515 /*128:out */ X86_MXCSR_XCPT_MASK, 12516 /*256:out */ X86_MXCSR_XCPT_MASK,12516 /*256:out */ -1, 12517 12517 /*xcpt? */ false, false }, 12518 12518 { { /*src2 */ { FP64_NORM_MIN(0), FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } }, … … 12521 12521 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12522 12522 /*128:out */ X86_MXCSR_XCPT_MASK, 12523 /*256:out */ X86_MXCSR_XCPT_MASK,12523 /*256:out */ -1, 12524 12524 /*xcpt? */ false, false }, 12525 12525 { { /*src2 */ { FP64_NORM_MIN(0), FP64_RAND_V3(1), FP64_RAND_V0(1), FP64_RAND_V3(0) } }, … … 12528 12528 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12529 12529 /*128:out */ X86_MXCSR_XCPT_MASK, 12530 /*256:out */ X86_MXCSR_XCPT_MASK,12530 /*256:out */ -1, 12531 12531 /*xcpt? */ false, false }, 12532 12532 { { /*src2 */ { FP64_NORM_MAX(0), FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } }, … … 12535 12535 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12536 12536 /*128:out */ X86_MXCSR_XCPT_MASK, 12537 /*256:out */ X86_MXCSR_XCPT_MASK,12537 /*256:out */ -1, 12538 12538 /*xcpt? */ false, false }, 12539 12539 { { /*src2 */ { FP64_NORM_SAFE_INT_MIN(0), FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } }, … … 12542 12542 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12543 12543 /*128:out */ X86_MXCSR_XCPT_MASK, 12544 /*256:out */ X86_MXCSR_XCPT_MASK,12544 /*256:out */ -1, 12545 12545 /*xcpt? */ false, false }, 12546 12546 { { /*src2 */ { FP64_NORM_SAFE_INT_MAX(0), FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } }, … … 12549 12549 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12550 12550 /*128:out */ X86_MXCSR_XCPT_MASK, 12551 /*256:out */ X86_MXCSR_XCPT_MASK,12551 /*256:out */ -1, 12552 12552 /*xcpt? */ false, false }, 12553 12553 { { /*src2 */ { FP64_NORM_SAFE_INT_MAX(0), FP64_INF(0), FP64_QNAN(1), FP64_QNAN(0) } }, … … 12556 12556 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12557 12557 /*128:out */ X86_MXCSR_XCPT_MASK, 12558 /*256:out */ X86_MXCSR_XCPT_MASK,12558 /*256:out */ -1, 12559 12559 /*xcpt? */ false, false }, 12560 12560 { { /*src2 */ { FP64_V(0, 0, 0x409)/*1024*/, FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } }, … … 12563 12563 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12564 12564 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12565 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,12565 /*256:out */ -1, 12566 12566 /*xcpt? */ false, false }, 12567 12567 { { /*src2 */ { FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/, FP64_RAND_V2(1), FP64_RAND_V2(0), FP64_RAND_V3(1) } }, … … 12570 12570 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12571 12571 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12572 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,12572 /*256:out */ -1, 12573 12573 /*xcpt? */ false, false }, 12574 12574 { { /*src2 */ { FP64_NORM_MAX(0), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } }, … … 12577 12577 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN, 12578 12578 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN, 12579 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,12579 /*256:out */ -1, 12580 12580 /*xcpt? */ false, false }, 12581 12581 { { /*src2 */ { FP64_V(0, 0xc000000000000, 0x3ff)/*1.75*/, FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V3(0) } }, … … 12584 12584 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12585 12585 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12586 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12586 /*256:out */ -1, 12587 12587 /*xcpt? */ false, false }, 12588 12588 { { /*src2 */ { FP64_V(1, 0, 0x3fd)/*-0.25*/, FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } }, … … 12591 12591 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12592 12592 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12593 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12593 /*256:out */ -1, 12594 12594 /*xcpt? */ false, false }, 12595 12595 { { /*src2 */ { FP64_V(0, 0x26580b4c7e6b7, 0x41d)/*1234567891.1234567*/, FP64_RAND_V2(1), FP64_RAND_V3(1), FP64_RAND_V3(1) } }, … … 12598 12598 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12599 12599 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12600 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12600 /*256:out */ -1, 12601 12601 /*xcpt? */ false, false }, 12602 12602 { { /*src2 */ { FP64_V(0, 0xf9b0207d06184, 0x3fb)/*0.1234589833333129*/, FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } }, … … 12605 12605 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12606 12606 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12607 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12607 /*256:out */ -1, 12608 12608 /*xcpt? */ false, false }, 12609 12609 { { /*src2 */ { FP64_V(0, 0xb88e0395d49b0, 0x42d)/* 121098765432102.75*/, FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } }, … … 12612 12612 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12613 12613 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12614 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12614 /*256:out */ -1, 12615 12615 /*xcpt? */ false, false }, 12616 12616 { { /*src2 */ { FP64_V(0, 0xcf0033a34f337, 0x432)/*4072598000007579.5*/, FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V1(1) } }, … … 12619 12619 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12620 12620 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 12621 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,12621 /*256:out */ -1, 12622 12622 /*xcpt? */ false, false }, 12623 12623 { { /*src2 */ { FP64_V(1, 0xbcd80e0108cc0, 0x42e)/*-244555555308646.00*/, FP64_INF(1), FP64_SNAN(1), FP64_INF(1) } }, … … 12626 12626 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12627 12627 /*128:out */ X86_MXCSR_XCPT_MASK, 12628 /*256:out */ X86_MXCSR_XCPT_MASK,12628 /*256:out */ -1, 12629 12629 /*xcpt? */ false, false }, 12630 12630 { { /*src2 */ { FP64_V(0, 0xbcd80e0108cc0, 0x42e)/* 244555555308646.00*/, FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V3(0) } }, … … 12633 12633 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12634 12634 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 12635 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,12635 /*256:out */ -1, 12636 12636 /*xcpt? */ false, false }, 12637 12637 { { /*src2 */ { FP64_V(1, 0xcf0033a34f337, 0x432)/*-4072598000007579.5*/, FP64_RAND_V1(0), FP64_RAND_V2(0), FP64_RAND_V1(0) } }, … … 12640 12640 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 12641 12641 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 12642 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,12642 /*256:out */ -1, 12643 12643 /*xcpt? */ false, false }, 12644 12644 /** @todo More Normals. */ … … 12651 12651 /*mxcsr:in */ 0, 12652 12652 /*128:out */ X86_MXCSR_DE, 12653 /*256:out */ X86_MXCSR_DE,12653 /*256:out */ -1, 12654 12654 /*xcpt? */ true, true }, 12655 12655 { { /*src2 */ { FP64_0(0), FP64_SNAN(0), FP64_QNAN(1), FP64_QNAN(0) } }, … … 12658 12658 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12659 12659 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 12660 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,12660 /*256:out */ -1, 12661 12661 /*xcpt? */ false, false }, 12662 12662 { { /*src2 */ { FP64_DENORM_MIN(0), FP64_INF(1), FP64_SNAN(0), FP64_INF(1) } }, … … 12665 12665 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 12666 12666 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 12667 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,12667 /*256:out */ -1, 12668 12668 /*xcpt? */ false, false }, 12669 12669 { { /*src2 */ { FP64_DENORM_MAX(0), FP64_RAND_V2(1), FP64_RAND_V0(1), FP64_RAND_V3(0) } }, … … 12672 12672 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12673 12673 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 12674 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,12674 /*256:out */ -1, 12675 12675 /*xcpt? */ false, false }, 12676 12676 { { /*src2 */ { FP64_DENORM_MAX(0), FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V2(0) } }, … … 12679 12679 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12680 12680 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 12681 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,12681 /*256:out */ -1, 12682 12682 /*xcpt? */ false, false }, 12683 12683 { { /*src2 */ { FP64_DENORM_MAX(1), FP64_RAND_V3(1), FP64_RAND_V0(0), FP64_RAND_V3(1) } }, … … 12686 12686 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12687 12687 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 12688 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,12688 /*256:out */ -1, 12689 12689 /*xcpt? */ false, false }, 12690 12690 { { /*src2 */ { FP64_DENORM_MIN(1), FP64_RAND_V0(1), FP64_RAND_V3(1), FP64_RAND_V2(1) } }, … … 12693 12693 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12694 12694 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 12695 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,12695 /*256:out */ -1, 12696 12696 /*xcpt? */ false, false }, 12697 12697 { { /*src2 */ { FP64_DENORM_MIN(1), FP64_INF(0), FP64_QNAN(1), FP64_SNAN(1) } }, … … 12700 12700 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12701 12701 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 12702 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,12702 /*256:out */ -1, 12703 12703 /*xcpt? */ false, false }, 12704 12704 { { /*src2 */ { FP64_DENORM_MIN(1), FP64_SNAN(1), FP64_SNAN(0), FP64_QNAN(0) } }, … … 12707 12707 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ, 12708 12708 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ, 12709 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,12709 /*256:out */ -1, 12710 12710 /*xcpt? */ false, false }, 12711 12711 { { /*src2 */ { FP64_DENORM_MIN(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(1) } }, … … 12714 12714 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 12715 12715 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 12716 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,12716 /*256:out */ -1, 12717 12717 /*xcpt? */ false, false }, 12718 12718 /** @todo More Denormals. */ … … 13420 13420 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13421 13421 /*128:out */ X86_MXCSR_XCPT_MASK, 13422 /*256:out */ X86_MXCSR_XCPT_MASK,13422 /*256:out */ -1, 13423 13423 /*xcpt? */ false, false }, 13424 13424 { { /*src2 */ { FP32_0(0), FP32_0_x7(0) } }, … … 13427 13427 /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 13428 13428 /*128:out */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 13429 /*256:out */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,13429 /*256:out */ -1, 13430 13430 /*xcpt? */ false, false }, 13431 13431 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V1 } }, … … 13434 13434 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13435 13435 /*128:out */ X86_MXCSR_XCPT_MASK, 13436 /*256:out */ X86_MXCSR_XCPT_MASK,13436 /*256:out */ -1, 13437 13437 /*xcpt? */ false, false }, 13438 13438 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V0 } }, … … 13441 13441 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13442 13442 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13443 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13443 /*256:out */ -1, 13444 13444 /*xcpt? */ false, false }, 13445 13445 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V6 } }, … … 13448 13448 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 13449 13449 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 13450 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,13450 /*256:out */ -1, 13451 13451 /*xcpt? */ false, false }, 13452 13452 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V0 } }, … … 13455 13455 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13456 13456 /*128:out */ X86_MXCSR_XCPT_MASK, 13457 /*256:out */ X86_MXCSR_XCPT_MASK,13457 /*256:out */ -1, 13458 13458 /*xcpt? */ false, false }, 13459 13459 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V2 } }, … … 13461 13461 { /* => */ { FP32_0(0), FP32_RAND_x7_V3 } }, 13462 13462 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_XCPT_FLAGS | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 13463 /* 256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,13464 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,13463 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 13464 /*256:out */ -1, 13465 13465 /*xcpt? */ false, false }, 13466 13466 { { /*src2 */ { FP32_0(1), FP32_RAND_x7_V6 } }, … … 13469 13469 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13470 13470 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13471 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13471 /*256:out */ -1, 13472 13472 /*xcpt? */ false, false }, 13473 13473 { { /*src2 */ { FP32_0(1), FP32_RAND_x7_V5 } }, … … 13476 13476 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_XCPT_FLAGS | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13477 13477 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13478 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,13478 /*256:out */ -1, 13479 13479 /*xcpt? */ false, false }, 13480 13480 { { /*src2 */ { FP32_0(1), FP32_RAND_x7_V6 } }, … … 13483 13483 /*mxcsr:in */ 0, 13484 13484 /*128:out */ 0, 13485 /*256:out */ 0,13485 /*256:out */ -1, 13486 13486 /*xcpt? */ false, false }, 13487 13487 { { /*src2 */ { FP32_0(1), FP32_RAND_x7_V4 } }, … … 13490 13490 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13491 13491 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13492 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,13492 /*256:out */ -1, 13493 13493 /*xcpt? */ false, false }, 13494 13494 /* … … 13500 13500 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13501 13501 /*128:out */ X86_MXCSR_XCPT_MASK, 13502 /*256:out */ X86_MXCSR_XCPT_MASK,13502 /*256:out */ -1, 13503 13503 /*xcpt? */ false, false }, 13504 13504 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V2 } }, … … 13507 13507 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 13508 13508 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 13509 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,13509 /*256:out */ -1, 13510 13510 /*xcpt? */ false, false }, 13511 13511 { { /*src2 */ { FP32_INF(0), FP32_RAND_x7_V2 } }, … … 13514 13514 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13515 13515 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13516 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13516 /*256:out */ -1, 13517 13517 /*xcpt? */ false, false }, 13518 13518 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V2 } }, … … 13521 13521 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 13522 13522 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 13523 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,13523 /*256:out */ -1, 13524 13524 /*xcpt? */ false, false }, 13525 13525 { { /*src2 */ { FP32_INF(0), FP32_RAND_x7_V3 } }, … … 13528 13528 /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13529 13529 /*128:out */ X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13530 /*256:out */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,13530 /*256:out */ -1, 13531 13531 /*xcpt? */ false, false }, 13532 13532 { { /*src2 */ { FP32_INF(0), FP32_RAND_x7_V3 } }, … … 13535 13535 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13536 13536 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13537 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13537 /*256:out */ -1, 13538 13538 /*xcpt? */ false, false }, 13539 13539 { { /*src2 */ { FP32_INF(1), FP32_RAND_x7_V3 } }, … … 13542 13542 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13543 13543 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13544 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13544 /*256:out */ -1, 13545 13545 /*xcpt? */ false, false }, 13546 13546 { { /*src2 */ { FP32_INF(1), FP32_RAND_x7_V3 } }, … … 13549 13549 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13550 13550 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13551 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,13551 /*256:out */ -1, 13552 13552 /*xcpt? */ false, false }, 13553 13553 { { /*src2 */ { FP32_INF(1), FP32_RAND_x7_V3 } }, … … 13556 13556 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 13557 13557 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 13558 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,13558 /*256:out */ -1, 13559 13559 /*xcpt? */ false, false }, 13560 13560 { { /*src2 */ { FP32_INF(1), FP32_RAND_x7_V1 } }, … … 13563 13563 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13564 13564 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13565 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13565 /*256:out */ -1, 13566 13566 /*xcpt? */ false, false }, 13567 13567 { { /*src2 */ { FP32_INF(0), FP32_RAND_x7_V0 } }, … … 13570 13570 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13571 13571 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13572 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13572 /*256:out */ -1, 13573 13573 /*xcpt? */ false, false }, 13574 13574 { { /*src2 */ { FP32_INF(0), FP32_RAND_x7_V1 } }, … … 13577 13577 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ, 13578 13578 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ, 13579 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,13579 /*256:out */ -1, 13580 13580 /*xcpt? */ false, false }, 13581 13581 { { /*src2 */ { FP32_INF(0), FP32_RAND_x7_V0 } }, … … 13584 13584 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13585 13585 /*128:out */ X86_MXCSR_XCPT_MASK, 13586 /*256:out */ X86_MXCSR_XCPT_MASK,13586 /*256:out */ -1, 13587 13587 /*xcpt? */ false, false }, 13588 13588 { { /*src2 */ { FP32_INF(0), FP32_RAND_x7_V0 } }, … … 13591 13591 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 13592 13592 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 13593 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,13593 /*256:out */ -1, 13594 13594 /*xcpt? */ false, false }, 13595 13595 { { /*src2 */ { FP32_NORM_V7(0), FP32_RAND_x7_V2 } }, … … 13598 13598 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13599 13599 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13600 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,13600 /*256:out */ -1, 13601 13601 /*xcpt? */ false, false }, 13602 13602 { { /*src2 */ { FP32_NORM_V7(0), FP32_RAND_x7_V5 } }, … … 13605 13605 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13606 13606 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13607 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13607 /*256:out */ -1, 13608 13608 /*xcpt? */ false, false }, 13609 13609 /* … … 13615 13615 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13616 13616 /*128:out */ X86_MXCSR_XCPT_MASK, 13617 /*256:out */ X86_MXCSR_XCPT_MASK,13617 /*256:out */ -1, 13618 13618 /*xcpt? */ false, false }, 13619 13619 { { /*src2 */ { FP32_NORM_MIN(0), FP32_RAND_x7_V3 } }, … … 13622 13622 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13623 13623 /*128:out */ X86_MXCSR_XCPT_MASK, 13624 /*256:out */ X86_MXCSR_XCPT_MASK,13624 /*256:out */ -1, 13625 13625 /*xcpt? */ false, false }, 13626 13626 { { /*src2 */ { FP32_NORM_MIN(0), FP32_RAND_x7_V3 } }, … … 13629 13629 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13630 13630 /*128:out */ X86_MXCSR_XCPT_MASK, 13631 /*256:out */ X86_MXCSR_XCPT_MASK,13631 /*256:out */ -1, 13632 13632 /*xcpt? */ false, false }, 13633 13633 { { /*src2 */ { FP32_NORM_MAX(0), FP32_RAND_x7_V2 } }, … … 13636 13636 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13637 13637 /*128:out */ X86_MXCSR_XCPT_MASK, 13638 /*256:out */ X86_MXCSR_XCPT_MASK,13638 /*256:out */ -1, 13639 13639 /*xcpt? */ false, false }, 13640 13640 { { /*src2 */ { FP32_NORM_SAFE_INT_MIN(0), FP32_RAND_x7_V2 } }, … … 13643 13643 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13644 13644 /*128:out */ X86_MXCSR_XCPT_MASK, 13645 /*256:out */ X86_MXCSR_XCPT_MASK,13645 /*256:out */ -1, 13646 13646 /*xcpt? */ false, false }, 13647 13647 { { /*src2 */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V6 } }, … … 13650 13650 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13651 13651 /*128:out */ X86_MXCSR_XCPT_MASK, 13652 /*256:out */ X86_MXCSR_XCPT_MASK,13652 /*256:out */ -1, 13653 13653 /*xcpt? */ false, false }, 13654 13654 { { /*src2 */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V6 } }, … … 13657 13657 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13658 13658 /*128:out */ X86_MXCSR_XCPT_MASK, 13659 /*256:out */ X86_MXCSR_XCPT_MASK,13659 /*256:out */ -1, 13660 13660 /*xcpt? */ false, false }, 13661 13661 { { /*src2 */ { FP32_V(0, 0x600000, 0x7f)/* 1.75*/, FP32_RAND_x7_V1 } }, … … 13664 13664 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 13665 13665 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 13666 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,13666 /*256:out */ -1, 13667 13667 /*xcpt? */ false, false }, 13668 13668 { { /*src2 */ { FP32_V(0, 0, 0x7d)/*0.25*/, FP32_RAND_x7_V2 } }, … … 13671 13671 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 13672 13672 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 13673 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,13673 /*256:out */ -1, 13674 13674 /*xcpt? */ false, false }, 13675 13675 { { /*src2 */ { FP32_NORM_MAX(0), FP32_RAND_x7_V0 } }, … … 13678 13678 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN, 13679 13679 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN, 13680 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,13680 /*256:out */ -1, 13681 13681 /*xcpt? */ false, false }, 13682 13682 { { /*src2 */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_RAND_x7_V3 } }, … … 13685 13685 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13686 13686 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13687 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13687 /*256:out */ -1, 13688 13688 /*xcpt? */ false, false }, 13689 13689 { { /*src2 */ { FP32_V(1, 0x2514d6, 0x93)/*-1352346.75*/, FP32_RAND_x7_V2 } }, … … 13692 13692 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13693 13693 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13694 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13694 /*256:out */ -1, 13695 13695 /*xcpt? */ false, false }, 13696 13696 { { /*src2 */ { FP32_V(1, 0x2514d6, 0x93)/*-1352346.75*/, FP32_RAND_x7_V2 } }, … … 13699 13699 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13700 13700 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13701 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13701 /*256:out */ -1, 13702 13702 /*xcpt? */ false, false }, 13703 13703 { { /*src2 */ { FP32_V(1, 0x40e6b6, 0x8c)/*-12345.678*/, FP32_RAND_x7_V4 } }, … … 13706 13706 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13707 13707 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13708 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13708 /*256:out */ -1, 13709 13709 /*xcpt? */ false, false }, 13710 13710 { { /*src2 */ { FP32_V(0, 0x620b2e, 0x92)/*925874.9*/, FP32_RAND_x7_V5 } }, … … 13713 13713 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13714 13714 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13715 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13715 /*256:out */ -1, 13716 13716 /*xcpt? */ false, false }, 13717 13717 { { /*src2 */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_RAND_x7_V6 } }, … … 13720 13720 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13721 13721 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13722 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13722 /*256:out */ -1, 13723 13723 /*xcpt? */ false, false }, 13724 13724 { { /*src2 */ { FP32_V(1, 0x40e6b6, 0x8c)/*-12345.678*/, FP32_RAND_x7_V5 } }, … … 13727 13727 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13728 13728 /*128:out */ X86_MXCSR_XCPT_MASK, 13729 /*256:out */ X86_MXCSR_XCPT_MASK,13729 /*256:out */ -1, 13730 13730 /*xcpt? */ false, false }, 13731 13731 { { /*src2 */ { FP32_V(0, 0x5dd520, 0x8e)/* 56789.125*/, FP32_RAND_x7_V4 } }, … … 13734 13734 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13735 13735 /*128:out */ X86_MXCSR_XCPT_MASK, 13736 /*256:out */ X86_MXCSR_XCPT_MASK,13736 /*256:out */ -1, 13737 13737 /*xcpt? */ false, false }, 13738 13738 { { /*src2 */ { FP32_V(0, 0x600000, 0x7e)/* 0.875*/, FP32_RAND_x7_V3 } }, … … 13741 13741 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 13742 13742 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 13743 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,13743 /*256:out */ -1, 13744 13744 /*xcpt? */ false, false }, 13745 13745 /** @todo More Normals. */ … … 13752 13752 /*mxcsr:in */ 0, 13753 13753 /*128:out */ X86_MXCSR_DE, 13754 /*256:out */ X86_MXCSR_DE,13754 /*256:out */ -1, 13755 13755 /*xcpt? */ true, true }, 13756 13756 { { /*src2 */ { FP32_0(0), FP32_RAND_x7_V2 } }, … … 13759 13759 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13760 13760 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 13761 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,13761 /*256:out */ -1, 13762 13762 /*xcpt? */ false, false }, 13763 13763 { { /*src2 */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V6 } }, … … 13766 13766 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 13767 13767 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 13768 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,13768 /*256:out */ -1, 13769 13769 /*xcpt? */ false, false }, 13770 13770 { { /*src2 */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V5 } }, … … 13773 13773 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13774 13774 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 13775 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,13775 /*256:out */ -1, 13776 13776 /*xcpt? */ false, false }, 13777 13777 { { /*src2 */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V1 } }, … … 13780 13780 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13781 13781 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 13782 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,13782 /*256:out */ -1, 13783 13783 /*xcpt? */ false, false }, 13784 13784 { { /*src2 */ { FP32_DENORM_MAX(1), FP32_RAND_x7_V3 } }, … … 13787 13787 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13788 13788 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 13789 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,13789 /*256:out */ -1, 13790 13790 /*xcpt? */ false, false }, 13791 13791 { { /*src2 */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V7 } }, … … 13794 13794 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13795 13795 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 13796 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,13796 /*256:out */ -1, 13797 13797 /*xcpt? */ false, false }, 13798 13798 { { /*src2 */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V6 } }, … … 13801 13801 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13802 13802 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 13803 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,13803 /*256:out */ -1, 13804 13804 /*xcpt? */ false, false }, 13805 13805 { { /*src2 */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V6 } }, … … 13808 13808 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ, 13809 13809 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ, 13810 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,13810 /*256:out */ -1, 13811 13811 /*xcpt? */ false, false }, 13812 13812 { { /*src2 */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V6 } }, … … 13815 13815 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13816 13816 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 13817 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,13817 /*256:out */ -1, 13818 13818 /*xcpt? */ false, false }, 13819 13819 /** @todo More Denormals. */ … … 13877 13877 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13878 13878 /*128:out */ X86_MXCSR_XCPT_MASK, 13879 /*256:out */ X86_MXCSR_XCPT_MASK,13879 /*256:out */ -1, 13880 13880 /*xcpt? */ false, false }, 13881 13881 { { /*src2 */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } }, … … 13884 13884 /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 13885 13885 /*128:out */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 13886 /*256:out */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,13886 /*256:out */ -1, 13887 13887 /*xcpt? */ false, false }, 13888 13888 { { /*src2 */ { FP64_0(0), FP64_INF(0), FP64_SNAN(0), FP64_SNAN(0) } }, … … 13891 13891 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13892 13892 /*128:out */ X86_MXCSR_XCPT_MASK, 13893 /*256:out */ X86_MXCSR_XCPT_MASK,13893 /*256:out */ -1, 13894 13894 /*xcpt? */ false, false }, 13895 13895 { { /*src2 */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V0(0), FP64_RAND_V0(0) } }, … … 13898 13898 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13899 13899 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13900 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13900 /*256:out */ -1, 13901 13901 /*xcpt? */ false, false }, 13902 13902 { { /*src2 */ { FP64_0(0), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V1(0) } }, … … 13905 13905 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 13906 13906 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 13907 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,13907 /*256:out */ -1, 13908 13908 /*xcpt? */ false, false }, 13909 13909 { { /*src2 */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V3(0) } }, … … 13912 13912 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13913 13913 /*128:out */ X86_MXCSR_XCPT_MASK, 13914 /*256:out */ X86_MXCSR_XCPT_MASK,13914 /*256:out */ -1, 13915 13915 /*xcpt? */ false, false }, 13916 13916 { { /*src2 */ { FP64_0(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(0) } }, … … 13919 13919 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 13920 13920 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 13921 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,13921 /*256:out */ -1, 13922 13922 /*xcpt? */ false, false }, 13923 13923 { { /*src2 */ { FP64_0(1), FP64_RAND_V0(1), FP64_RAND_V1(1), FP64_RAND_V3(1) } }, … … 13926 13926 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13927 13927 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13928 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13928 /*256:out */ -1, 13929 13929 /*xcpt? */ false, false }, 13930 13930 { { /*src2 */ { FP64_0(1), FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V1(0) } }, … … 13933 13933 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13934 13934 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13935 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,13935 /*256:out */ -1, 13936 13936 /*xcpt? */ false, false }, 13937 13937 { { /*src2 */ { FP64_0(1), FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } }, … … 13940 13940 /*mxcsr:in */ 0, 13941 13941 /*128:out */ 0, 13942 /*256:out */ 0,13942 /*256:out */ -1, 13943 13943 /*xcpt? */ false, false }, 13944 13944 { { /*src2 */ { FP64_0(1), FP64_RAND_V3(1), FP64_RAND_V1(1), FP64_RAND_V0(1) } }, … … 13947 13947 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13948 13948 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13949 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,13949 /*256:out */ -1, 13950 13950 /*xcpt? */ false, false }, 13951 13951 /* … … 13957 13957 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 13958 13958 /*128:out */ X86_MXCSR_XCPT_MASK, 13959 /*256:out */ X86_MXCSR_XCPT_MASK,13959 /*256:out */ -1, 13960 13960 /*xcpt? */ false, false }, 13961 13961 { { /*src2 */ { FP64_0(0), FP64_RAND_V1(1), FP64_RAND_V1(1), FP64_RAND_V3(1) } }, … … 13964 13964 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 13965 13965 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 13966 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,13966 /*256:out */ -1, 13967 13967 /*xcpt? */ false, false }, 13968 13968 { { /*src2 */ { FP64_INF(0), FP64_INF(1), FP64_SNAN(1), FP64_QNAN(1) } }, … … 13971 13971 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13972 13972 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13973 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13973 /*256:out */ -1, 13974 13974 /*xcpt? */ false, false }, 13975 13975 { { /*src2 */ { FP64_0(0), FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } }, … … 13978 13978 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 13979 13979 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO, 13980 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,13980 /*256:out */ -1, 13981 13981 /*xcpt? */ false, false }, 13982 13982 { { /*src2 */ { FP64_INF(0), FP64_RAND_V3(1), FP64_RAND_V3(1), FP64_RAND_V0(1) } }, … … 13985 13985 /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13986 13986 /*128:out */ X86_MXCSR_FZ | X86_MXCSR_RC_UP, 13987 /*256:out */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,13987 /*256:out */ -1, 13988 13988 /*xcpt? */ false, false }, 13989 13989 { { /*src2 */ { FP64_INF(0), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V0(0) } }, … … 13992 13992 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13993 13993 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 13994 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,13994 /*256:out */ -1, 13995 13995 /*xcpt? */ false, false }, 13996 13996 { { /*src2 */ { FP64_INF(1), FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V3(0) } }, … … 13999 13999 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14000 14000 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14001 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,14001 /*256:out */ -1, 14002 14002 /*xcpt? */ false, false }, 14003 14003 { { /*src2 */ { FP64_INF(1), FP64_RAND_V2(1), FP64_RAND_V1(1), FP64_RAND_V0(1) } }, … … 14006 14006 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 14007 14007 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 14008 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,14008 /*256:out */ -1, 14009 14009 /*xcpt? */ false, false }, 14010 14010 { { /*src2 */ { FP64_INF(1), FP64_RAND_V1(1), FP64_RAND_V3(1), FP64_RAND_V0(1) } }, … … 14013 14013 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 14014 14014 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 14015 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,14015 /*256:out */ -1, 14016 14016 /*xcpt? */ false, false }, 14017 14017 { { /*src2 */ { FP64_INF(1), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V0(1) } }, … … 14020 14020 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14021 14021 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14022 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,14022 /*256:out */ -1, 14023 14023 /*xcpt? */ false, false }, 14024 14024 { { /*src2 */ { FP64_INF(0), FP64_RAND_V2(1), FP64_RAND_V3(1), FP64_RAND_V0(1) } }, … … 14027 14027 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14028 14028 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14029 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,14029 /*256:out */ -1, 14030 14030 /*xcpt? */ false, false }, 14031 14031 { { /*src2 */ { FP64_INF(0), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V0(1) } }, … … 14034 14034 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ, 14035 14035 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ, 14036 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,14036 /*256:out */ -1, 14037 14037 /*xcpt? */ false, false }, 14038 14038 { { /*src2 */ { FP64_INF(0), FP64_RAND_V0(0), FP64_RAND_V2(1), FP64_RAND_V0(1) } }, … … 14041 14041 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14042 14042 /*128:out */ X86_MXCSR_XCPT_MASK, 14043 /*256:out */ X86_MXCSR_XCPT_MASK,14043 /*256:out */ -1, 14044 14044 /*xcpt? */ false, false }, 14045 14045 { { /*src2 */ { FP64_INF(0), FP64_INF(0), FP64_SNAN(1), FP64_INF(1) } }, … … 14048 14048 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 14049 14049 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 14050 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,14050 /*256:out */ -1, 14051 14051 /*xcpt? */ false, false }, 14052 14052 { { /*src2 */ { FP64_NORM_V2(0), FP64_RAND_V3(1), FP64_QNAN(1), FP64_SNAN(1) } }, … … 14055 14055 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 14056 14056 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP, 14057 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,14057 /*256:out */ -1, 14058 14058 /*xcpt? */ false, false }, 14059 14059 { { /*src2 */ { FP64_NORM_V2(0), FP64_SNAN(0), FP64_RAND_V2(0), FP64_RAND_V3(0) } }, … … 14062 14062 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14063 14063 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14064 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,14064 /*256:out */ -1, 14065 14065 /*xcpt? */ false, false }, 14066 14066 /* … … 14072 14072 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14073 14073 /*128:out */ X86_MXCSR_XCPT_MASK, 14074 /*256:out */ X86_MXCSR_XCPT_MASK,14074 /*256:out */ -1, 14075 14075 /*xcpt? */ false, false }, 14076 14076 { { /*src2 */ { FP64_NORM_MIN(0), FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } }, … … 14079 14079 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14080 14080 /*128:out */ X86_MXCSR_XCPT_MASK, 14081 /*256:out */ X86_MXCSR_XCPT_MASK,14081 /*256:out */ -1, 14082 14082 /*xcpt? */ false, false }, 14083 14083 { { /*src2 */ { FP64_NORM_MIN(0), FP64_RAND_V3(1), FP64_RAND_V0(1), FP64_RAND_V3(0) } }, … … 14086 14086 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14087 14087 /*128:out */ X86_MXCSR_XCPT_MASK, 14088 /*256:out */ X86_MXCSR_XCPT_MASK,14088 /*256:out */ -1, 14089 14089 /*xcpt? */ false, false }, 14090 14090 { { /*src2 */ { FP64_NORM_MAX(0), FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } }, … … 14093 14093 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14094 14094 /*128:out */ X86_MXCSR_XCPT_MASK, 14095 /*256:out */ X86_MXCSR_XCPT_MASK,14095 /*256:out */ -1, 14096 14096 /*xcpt? */ false, false }, 14097 14097 { { /*src2 */ { FP64_NORM_SAFE_INT_MIN(0), FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } }, … … 14100 14100 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14101 14101 /*128:out */ X86_MXCSR_XCPT_MASK, 14102 /*256:out */ X86_MXCSR_XCPT_MASK,14102 /*256:out */ -1, 14103 14103 /*xcpt? */ false, false }, 14104 14104 { { /*src2 */ { FP64_NORM_SAFE_INT_MAX(0), FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } }, … … 14107 14107 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14108 14108 /*128:out */ X86_MXCSR_XCPT_MASK, 14109 /*256:out */ X86_MXCSR_XCPT_MASK,14109 /*256:out */ -1, 14110 14110 /*xcpt? */ false, false }, 14111 14111 { { /*src2 */ { FP64_NORM_SAFE_INT_MAX(0), FP64_INF(0), FP64_QNAN(1), FP64_QNAN(0) } }, … … 14114 14114 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14115 14115 /*128:out */ X86_MXCSR_XCPT_MASK, 14116 /*256:out */ X86_MXCSR_XCPT_MASK,14116 /*256:out */ -1, 14117 14117 /*xcpt? */ false, false }, 14118 14118 { { /*src2 */ { FP64_V(0, 0, 0x409)/*1024*/, FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } }, … … 14121 14121 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 14122 14122 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 14123 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,14123 /*256:out */ -1, 14124 14124 /*xcpt? */ false, false }, 14125 14125 { { /*src2 */ { FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/, FP64_RAND_V2(1), FP64_RAND_V2(0), FP64_RAND_V3(1) } }, … … 14128 14128 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 14129 14129 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 14130 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,14130 /*256:out */ -1, 14131 14131 /*xcpt? */ false, false }, 14132 14132 { { /*src2 */ { FP64_NORM_MAX(0), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } }, … … 14135 14135 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN, 14136 14136 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN, 14137 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,14137 /*256:out */ -1, 14138 14138 /*xcpt? */ false, false }, 14139 14139 { { /*src2 */ { FP64_V(0, 0xc000000000000, 0x3ff)/*1.75*/, FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V3(0) } }, … … 14142 14142 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14143 14143 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14144 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,14144 /*256:out */ -1, 14145 14145 /*xcpt? */ false, false }, 14146 14146 { { /*src2 */ { FP64_V(1, 0, 0x3fd)/*-0.25*/, FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } }, … … 14149 14149 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14150 14150 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14151 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,14151 /*256:out */ -1, 14152 14152 /*xcpt? */ false, false }, 14153 14153 { { /*src2 */ { FP64_V(0, 0x26580b4c7e6b7, 0x41d)/*1234567891.1234567*/, FP64_RAND_V2(1), FP64_RAND_V3(1), FP64_RAND_V3(1) } }, … … 14156 14156 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14157 14157 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14158 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,14158 /*256:out */ -1, 14159 14159 /*xcpt? */ false, false }, 14160 14160 { { /*src2 */ { FP64_V(0, 0xf9b0207d06184, 0x3fb)/*0.1234589833333129*/, FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } }, … … 14163 14163 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14164 14164 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14165 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,14165 /*256:out */ -1, 14166 14166 /*xcpt? */ false, false }, 14167 14167 { { /*src2 */ { FP64_V(0, 0xb88e0395d49b0, 0x42d)/* 121098765432102.75*/, FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } }, … … 14170 14170 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14171 14171 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14172 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,14172 /*256:out */ -1, 14173 14173 /*xcpt? */ false, false }, 14174 14174 { { /*src2 */ { FP64_V(0, 0xcf0033a34f337, 0x432)/*4072598000007579.5*/, FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V1(1) } }, … … 14177 14177 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14178 14178 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO, 14179 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,14179 /*256:out */ -1, 14180 14180 /*xcpt? */ false, false }, 14181 14181 { { /*src2 */ { FP64_V(1, 0xbcd80e0108cc0, 0x42e)/*-244555555308646.00*/, FP64_INF(1), FP64_SNAN(1), FP64_INF(1) } }, … … 14184 14184 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14185 14185 /*128:out */ X86_MXCSR_XCPT_MASK, 14186 /*256:out */ X86_MXCSR_XCPT_MASK,14186 /*256:out */ -1, 14187 14187 /*xcpt? */ false, false }, 14188 14188 { { /*src2 */ { FP64_V(0, 0xbcd80e0108cc0, 0x42e)/* 244555555308646.00*/, FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V3(0) } }, … … 14191 14191 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 14192 14192 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN, 14193 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,14193 /*256:out */ -1, 14194 14194 /*xcpt? */ false, false }, 14195 14195 { { /*src2 */ { FP64_V(1, 0xcf0033a34f337, 0x432)/*-4072598000007579.5*/, FP64_RAND_V1(0), FP64_RAND_V2(0), FP64_RAND_V1(0) } }, … … 14198 14198 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 14199 14199 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP, 14200 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,14200 /*256:out */ -1, 14201 14201 /*xcpt? */ false, false }, 14202 14202 /** @todo More Normals. */ … … 14209 14209 /*mxcsr:in */ 0, 14210 14210 /*128:out */ X86_MXCSR_DE, 14211 /*256:out */ X86_MXCSR_DE,14211 /*256:out */ -1, 14212 14212 /*xcpt? */ true, true }, 14213 14213 { { /*src2 */ { FP64_0(0), FP64_SNAN(0), FP64_QNAN(1), FP64_QNAN(0) } }, … … 14216 14216 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14217 14217 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 14218 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,14218 /*256:out */ -1, 14219 14219 /*xcpt? */ false, false }, 14220 14220 { { /*src2 */ { FP64_DENORM_MIN(0), FP64_INF(1), FP64_SNAN(0), FP64_INF(1) } }, … … 14223 14223 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 14224 14224 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP, 14225 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,14225 /*256:out */ -1, 14226 14226 /*xcpt? */ false, false }, 14227 14227 { { /*src2 */ { FP64_DENORM_MAX(0), FP64_RAND_V2(1), FP64_RAND_V0(1), FP64_RAND_V3(0) } }, … … 14230 14230 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14231 14231 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 14232 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,14232 /*256:out */ -1, 14233 14233 /*xcpt? */ false, false }, 14234 14234 { { /*src2 */ { FP64_DENORM_MAX(0), FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V2(0) } }, … … 14237 14237 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14238 14238 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 14239 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,14239 /*256:out */ -1, 14240 14240 /*xcpt? */ false, false }, 14241 14241 { { /*src2 */ { FP64_DENORM_MAX(1), FP64_RAND_V3(1), FP64_RAND_V0(0), FP64_RAND_V3(1) } }, … … 14244 14244 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14245 14245 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 14246 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,14246 /*256:out */ -1, 14247 14247 /*xcpt? */ false, false }, 14248 14248 { { /*src2 */ { FP64_DENORM_MIN(1), FP64_RAND_V0(1), FP64_RAND_V3(1), FP64_RAND_V2(1) } }, … … 14251 14251 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14252 14252 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 14253 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,14253 /*256:out */ -1, 14254 14254 /*xcpt? */ false, false }, 14255 14255 { { /*src2 */ { FP64_DENORM_MIN(1), FP64_INF(0), FP64_QNAN(1), FP64_SNAN(1) } }, … … 14258 14258 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14259 14259 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 14260 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,14260 /*256:out */ -1, 14261 14261 /*xcpt? */ false, false }, 14262 14262 { { /*src2 */ { FP64_DENORM_MIN(1), FP64_SNAN(1), FP64_SNAN(0), FP64_QNAN(0) } }, … … 14265 14265 /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ, 14266 14266 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ, 14267 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,14267 /*256:out */ -1, 14268 14268 /*xcpt? */ false, false }, 14269 14269 { { /*src2 */ { FP64_DENORM_MIN(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(1) } }, … … 14272 14272 /*mxcsr:in */ X86_MXCSR_XCPT_MASK, 14273 14273 /*128:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE, 14274 /*256:out */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,14274 /*256:out */ -1, 14275 14275 /*xcpt? */ false, false }, 14276 14276 /** @todo More Denormals. */
Note:
See TracChangeset
for help on using the changeset viewer.
