Index: trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32
===================================================================
--- trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32	(revision 106232)
+++ trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32	(revision 106233)
@@ -704,6 +704,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                               \
               /*128:out  */ X86_MXCSR_XCPT_MASK,                                                                                                                               \
-              /*256:out  */ X86_MXCSR_XCPT_MASK,                                                                                                                               \
-              /*xcpt?    */ false, false },                                                                                                                                    \
+              /*256:out  */ X86_MXCSR_XCPT_MASK },                                                                                                                             \
           { { /*src2     */ { FP32_QNAN(0),      FP32_QNAN_MAX(0),  FP32_QNAN_V0(0),  FP32_QNAN_V1(0), FP32_QNAN_V2(0), FP32_QNAN_V3(0), FP32_QNAN_V4(0), FP32_QNAN_V5(0) } }, \
             { /*src1     */ { FP32_SNAN(0),      FP32_SNAN(0),      FP32_SNAN_MAX(0), FP32_SNAN_V2(0), FP32_SNAN_V6(0), FP32_SNAN_V2(0), FP32_SNAN_V1(0), FP32_SNAN_V4(0) } }, \
@@ -711,6 +710,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                               \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                                \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                                \
-              /*xcpt?    */ false, false },                                                                                                                                    \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                                                                                              \
           { { /*src2     */ { FP32_SNAN(0), FP32_SNAN(0),     FP32_SNAN_V1(0), FP32_SNAN_V1(0), FP32_SNAN_V3(0), FP32_SNAN_V4(0), FP32_SNAN_V5(0), FP32_SNAN_V6(0) } },        \
             { /*src1     */ { FP32_QNAN(0), FP32_QNAN_MAX(0), FP32_QNAN_V6(0), FP32_QNAN_V5(0), FP32_QNAN_V4(0), FP32_QNAN_V3(0), FP32_QNAN_V2(0), FP32_QNAN_V1(0) } },        \
@@ -718,6 +716,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,                                                                                                                \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,                                                                                                 \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,                                                                                                 \
-              /*xcpt?    */ false, false },                                                                                                                                    \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE },                                                                                               \
           { { /*src2     */ { FP32_SNAN(0),      FP32_SNAN(0),     FP32_SNAN_V1(0), FP32_SNAN_V2(0), FP32_SNAN_V7(0), FP32_SNAN_V1(0), FP32_SNAN_V6(0), FP32_SNAN_V1(0) } },   \
             { /*src1     */ { FP32_SNAN(0),      FP32_SNAN_MAX(0), FP32_SNAN_V4(0), FP32_SNAN_V3(0), FP32_SNAN_V5(0), FP32_SNAN_V3(0), FP32_SNAN_V1(0), FP32_SNAN_V2(0) } },   \
@@ -725,6 +722,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                               \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                                \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                                \
-              /*xcpt?    */ false, false },                                                                                                                                    \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                                                                                              \
           { { /*src2     */ { FP32_QNAN(0), FP32_QNAN_MAX(1), FP32_NORM_V0(1),  FP32_QNAN_V1(0), FP32_NORM_V3(0), FP32_QNAN_V3(1), FP32_NORM_V5(0), FP32_QNAN_V5(1) } },       \
             { /*src1     */ { FP32_1(0),    FP32_1(1),        FP32_QNAN_V0(1),  FP32_NORM_V2(1), FP32_QNAN_V2(0), FP32_NORM_V4(0), FP32_QNAN_V4(1), FP32_NORM_V6(1) } },       \
@@ -732,6 +728,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                               \
               /*128:out  */ X86_MXCSR_XCPT_MASK,                                                                                                                               \
-              /*256:out  */ X86_MXCSR_XCPT_MASK,                                                                                                                               \
-              /*xcpt?    */ false, false },                                                                                                                                    \
+              /*256:out  */ X86_MXCSR_XCPT_MASK },                                                                                                                             \
           { { /*src2     */ { FP32_SNAN(1),      FP32_SNAN_MAX(1), FP32_NORM_V0(1), FP32_SNAN_V1(0), FP32_NORM_V3(0), FP32_SNAN_V3(1), FP32_NORM_V5(0), FP32_SNAN_V5(1) } },   \
             { /*src1     */ { FP32_1(0),         FP32_1(0),        FP32_SNAN_V0(1), FP32_NORM_V2(1), FP32_SNAN_V2(1), FP32_NORM_V4(0), FP32_SNAN_V4(1), FP32_NORM_V6(1) } },   \
@@ -739,6 +734,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                               \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                                \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                                \
-              /*xcpt?    */ false, false },                                                                                                                                    \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                                                                                              \
           { { /*src2     */ { FP32_QNAN(0), FP32_QNAN_MAX(0), FP32_QNAN_V0(0),  FP32_QNAN_V1(0), FP32_QNAN_V2(0), FP32_QNAN_V3(0), FP32_QNAN_V4(0), FP32_QNAN_V5(0) } },       \
             { /*src1     */ { FP32_QNAN(0), FP32_QNAN(0),     FP32_QNAN_MAX(0), FP32_QNAN_V2(0), FP32_QNAN_V6(0), FP32_QNAN_V2(0), FP32_QNAN_V1(0), FP32_QNAN_V4(0) } },       \
@@ -746,6 +740,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,                                                                                                                  \
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,                                                                                                                  \
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,                                                                                                                  \
-              /*xcpt?    */ false, false },                                                                                                                                    \
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },                                                                                                                \
           { { /*src2     */ { FP32_QNAN(0),      FP32_QNAN_MAX(0),  FP32_QNAN_V0(0),  FP32_QNAN_V1(0), FP32_QNAN_V2(0), FP32_QNAN_V3(0), FP32_QNAN_V4(0), FP32_QNAN_V5(0) } }, \
             { /*src1     */ { FP32_SNAN(0),      FP32_SNAN(0),      FP32_SNAN_MAX(0), FP32_SNAN_V2(0), FP32_SNAN_V6(0), FP32_SNAN_V2(0), FP32_SNAN_V1(0), FP32_SNAN_V4(0) } }, \
@@ -753,6 +746,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,                                                                                                  \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,                                                                                   \
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,                                                                                   \
-              /*xcpt?    */ true, true },                                                                                                                                      \
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },                                                                                 \
           { { /*src2     */ { FP32_SNAN(0), FP32_SNAN(0),     FP32_SNAN_V1(0), FP32_SNAN_V1(0), FP32_SNAN_V3(0), FP32_SNAN_V4(0), FP32_SNAN_V5(0), FP32_SNAN_V6(0) } },        \
             { /*src1     */ { FP32_QNAN(0), FP32_QNAN_MAX(0), FP32_QNAN_V6(0), FP32_QNAN_V5(0), FP32_QNAN_V4(0), FP32_QNAN_V3(0), FP32_QNAN_V2(0), FP32_QNAN_V1(0) } },        \
@@ -760,6 +752,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,                                                                                                    \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                                                     \
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                                                     \
-              /*xcpt?    */ true, true },                                                                                                                                      \
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE },                                                                                   \
           { { /*src2     */ { FP32_SNAN(0),      FP32_SNAN(0),     FP32_SNAN_V1(0), FP32_SNAN_V2(0), FP32_SNAN_V7(0), FP32_SNAN_V1(0), FP32_SNAN_V6(0), FP32_SNAN_V1(0) } },   \
             { /*src1     */ { FP32_SNAN(0),      FP32_SNAN_MAX(0), FP32_SNAN_V4(0), FP32_SNAN_V3(0), FP32_SNAN_V5(0), FP32_SNAN_V3(0), FP32_SNAN_V1(0), FP32_SNAN_V2(0) } },   \
@@ -767,6 +758,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_UP,                                                                                                                                   \
               /*128:out  */ X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                                                                                    \
-              /*256:out  */ X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                                                                                    \
-              /*xcpt?    */ true, true },                                                                                                                                      \
+              /*256:out  */ X86_MXCSR_RC_UP | X86_MXCSR_IE },                                                                                                                  \
           { { /*src2     */ { FP32_QNAN(0), FP32_QNAN_MAX(1), FP32_NORM_V0(1), FP32_QNAN_V1(0), FP32_NORM_V3(0), FP32_QNAN_V3(1), FP32_NORM_V5(0), FP32_QNAN_V5(1) } },        \
             { /*src1     */ { FP32_1(0),    FP32_1(1),        FP32_QNAN_V0(1), FP32_NORM_V2(1), FP32_QNAN_V2(0), FP32_NORM_V4(0), FP32_QNAN_V4(1), FP32_NORM_V6(1) } },        \
@@ -774,6 +764,5 @@
               /*mxcsr:in */ 0,                                                                                                                                                 \
               /*128:out  */ 0,                                                                                                                                                 \
-              /*256:out  */ 0,                                                                                                                                                 \
-              /*xcpt?    */ false, false },                                                                                                                                    \
+              /*256:out  */ 0 },                                                                                                                                               \
     /*11*/{ { /*src2     */ { FP32_SNAN(1),      FP32_SNAN_MAX(1), FP32_NORM_V0(1), FP32_SNAN_V1(0), FP32_NORM_V3(0), FP32_SNAN_V3(1), FP32_NORM_V5(0), FP32_SNAN_V5(1) } },   \
             { /*src1     */ { FP32_1(0),         FP32_1(0),        FP32_SNAN_V0(1), FP32_NORM_V2(1), FP32_SNAN_V2(1), FP32_NORM_V4(0), FP32_SNAN_V4(1), FP32_NORM_V6(1) } },   \
@@ -781,6 +770,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,                                                                                                                 \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,                                                                                                  \
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,                                                                                                  \
-              /*xcpt?    */ true, true },                                                                                                                                      \
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },                                                                                                \
 
 /**
@@ -794,6 +782,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK,                                                           \
-              /*256:out  */ X86_MXCSR_XCPT_MASK,                                                           \
-              /*xcpt?    */ false, false },                                                                \
+              /*256:out  */ X86_MXCSR_XCPT_MASK },                                                         \
           { { /*src2     */ { FP64_QNAN(0),      FP64_QNAN_MAX(0),  FP64_QNAN_V0(0),  FP64_QNAN_V2(0) } }, \
             { /*src1     */ { FP64_SNAN(0),      FP64_SNAN(0),      FP64_SNAN_MAX(0), FP64_SNAN_V1(0) } }, \
@@ -801,6 +788,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                            \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                            \
-              /*xcpt?    */ false, false },                                                                \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                          \
           { { /*src2     */ { FP64_SNAN(0), FP64_SNAN(0),     FP64_SNAN_V0(0), FP64_SNAN_V1(0) } },        \
             { /*src1     */ { FP64_QNAN(0), FP64_QNAN_MAX(0), FP64_QNAN_V2(0), FP64_QNAN_V3(0) } },        \
@@ -808,6 +794,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                            \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                            \
-              /*xcpt?    */ false, false },                                                                \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                          \
           { { /*src2     */ { FP64_SNAN(0),      FP64_SNAN(0),     FP64_SNAN_V1(0), FP64_SNAN_V2(0) } },   \
             { /*src1     */ { FP64_SNAN(0),      FP64_SNAN_MAX(0), FP64_SNAN_V3(0), FP64_SNAN_V0(0) } },   \
@@ -815,6 +800,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                            \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                            \
-              /*xcpt?    */ false, false },                                                                \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                          \
           { { /*src2     */ { FP64_QNAN(0), FP64_QNAN_MAX(1), FP64_NORM_V0(1), FP64_QNAN_V1(0) } },        \
             { /*src1     */ { FP64_1(0),    FP64_1(1),        FP64_QNAN_V0(1), FP64_NORM_V2(1) } },        \
@@ -822,6 +806,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK,                                                           \
-              /*256:out  */ X86_MXCSR_XCPT_MASK,                                                           \
-              /*xcpt?    */ false, false },                                                                \
+              /*256:out  */ X86_MXCSR_XCPT_MASK },                                                         \
           { { /*src2     */ { FP64_SNAN(1),      FP64_SNAN_MAX(1), FP64_NORM_V0(1), FP64_SNAN_V1(0) } },   \
             { /*src1     */ { FP64_1(0),         FP64_1(0),        FP64_SNAN_V0(1), FP64_NORM_V2(1) } },   \
@@ -829,6 +812,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                            \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                            \
-              /*xcpt?    */ false, false },                                                                \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                          \
           { { /*src2     */ { FP64_QNAN(0), FP64_QNAN_MAX(0), FP64_QNAN_V0(0),  FP64_QNAN_V2(0) } },       \
             { /*src1     */ { FP64_QNAN(0), FP64_QNAN(0),     FP64_QNAN_MAX(0), FP64_QNAN_V3(0) } },       \
@@ -836,6 +818,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,                                              \
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,                                              \
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,                                              \
-              /*xcpt?    */ false, false },                                                                \
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },                                            \
           { { /*src2     */ { FP64_QNAN(0),      FP64_QNAN_MAX(0),  FP64_QNAN_V0(0),  FP64_QNAN_V1(0) } }, \
             { /*src1     */ { FP64_SNAN(0),      FP64_SNAN(0),      FP64_SNAN_MAX(0), FP64_SNAN_V2(0) } }, \
@@ -843,6 +824,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,                              \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,               \
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,               \
-              /*xcpt?    */ true, true },                                                                  \
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },             \
           { { /*src2     */ { FP64_SNAN(0), FP64_SNAN(0),     FP64_SNAN_V1(0), FP64_SNAN_V1(0) } },        \
             { /*src1     */ { FP64_QNAN(0), FP64_QNAN_MAX(0), FP64_QNAN_V3(0), FP64_QNAN_V2(0) } },        \
@@ -850,6 +830,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,                              \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,               \
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,               \
-              /*xcpt?    */ true, true },                                                                  \
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },             \
           { { /*src2     */ { FP64_SNAN(0),      FP64_SNAN(0),     FP64_SNAN_V1(0), FP64_SNAN_V2(0) } },   \
             { /*src1     */ { FP64_SNAN(0),      FP64_SNAN_MAX(0), FP64_SNAN_V0(0), FP64_SNAN_V3(0) } },   \
@@ -857,6 +836,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_UP,                                                               \
               /*128:out  */ X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                \
-              /*256:out  */ X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                \
-              /*xcpt?    */ true, true },                                                                  \
+              /*256:out  */ X86_MXCSR_RC_UP | X86_MXCSR_IE },                                              \
           { { /*src2     */ { FP64_QNAN(0), FP64_QNAN_MAX(1), FP64_NORM_V0(1), FP64_QNAN_V1(0) } },        \
             { /*src1     */ { FP64_1(0),    FP64_1(1),        FP64_QNAN_V3(1), FP64_NORM_V2(1) } },        \
@@ -864,6 +842,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,                                                             \
               /*128:out  */ X86_MXCSR_RC_DOWN,                                                             \
-              /*256:out  */ X86_MXCSR_RC_DOWN,                                                             \
-              /*xcpt?    */ false, false },                                                                \
+              /*256:out  */ X86_MXCSR_RC_DOWN },                                                           \
     /*11*/{ { /*src2     */ { FP64_SNAN(1),      FP64_SNAN_MAX(1), FP64_NORM_V0(1), FP64_SNAN_V2(0) } },   \
             { /*src1     */ { FP64_1(0),         FP64_1(0),        FP64_SNAN_V3(1), FP64_NORM_V2(1) } },   \
@@ -871,6 +848,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,                                             \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,                              \
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,                              \
-              /*xcpt?    */ true, true },                                                                  \
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },                            \
 
 /**
@@ -885,6 +861,5 @@
               /*mxcsr:in */ 0,                                                                                                                                                \
               /*128:out  */ 0,                                                                                                                                                \
-              /*256:out  */ -1,                                                                                                                                               \
-              /*xcpt?    */ false, false },                                                                                                                                   \
+              /*256:out  */ -1 },                                                                                                                                             \
           { { /*src2     */ { FP32_QNAN_MAX(0), FP32_QNAN_V1(0), FP32_QNAN_V2(0), FP32_QNAN_V3(0), FP32_QNAN_V4(0), FP32_QNAN_V5(0), FP32_QNAN_V4(0) } },                     \
             { /*src1     */ { FP32_QNAN(0),     FP32_QNAN_V2(0), FP32_QNAN_V6(0), FP32_QNAN_V2(0), FP32_QNAN_V1(0), FP32_QNAN_V4(0), FP32_QNAN_V1(0) } },                     \
@@ -892,6 +867,5 @@
               /*mxcsr:in */ 0,                                                                                                                                                \
               /*128:out  */ 0,                                                                                                                                                \
-              /*256:out  */ -1,                                                                                                                                               \
-              /*xcpt?    */ false, false },                                                                                                                                   \
+              /*256:out  */ -1 },                                                                                                                                             \
           { { /*src2     */ { FP32_QNAN_V1(0), FP32_QNAN_V1(0), FP32_QNAN_V2(0), FP32_QNAN_V3(0), FP32_QNAN_V4(0), FP32_QNAN_V5(0), FP32_QNAN_V4(0) } },                      \
             { /*src1     */ { FP32_QNAN_V2(0), FP32_QNAN_V2(0), FP32_QNAN_V6(0), FP32_QNAN_V2(0), FP32_QNAN_V1(0), FP32_QNAN_V4(0), FP32_QNAN_V1(0) } },                      \
@@ -899,6 +873,5 @@
               /*mxcsr:in */ 0,                                                                                                                                                \
               /*128:out  */ 0,                                                                                                                                                \
-              /*256:out  */ -1,                                                                                                                                               \
-              /*xcpt?    */ false, false },                                                                                                                                   \
+              /*256:out  */ -1 },                                                                                                                                             \
     /* QNan, SNan */                                                                                                                                                          \
           { { /*src2     */ { FP32_QNAN(0),      FP32_QNAN_V1(0), FP32_QNAN_V2(0), FP32_QNAN_V3(0), FP32_QNAN_V4(0), FP32_QNAN_V5(0), FP32_QNAN_V4(0) } },                    \
@@ -907,6 +880,5 @@
               /*mxcsr:in */ 0,                                                                                                                                                \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                     \
-              /*256:out  */ -1,                                                                                                                                               \
-              /*xcpt?    */ true, true },                                                                                                                                     \
+              /*256:out  */ -1 },                                                                                                                                             \
           { { /*src2     */ { FP32_QNAN_MAX(0),  FP32_QNAN_MAX(0), FP32_QNAN_V0(0),  FP32_QNAN_V1(0), FP32_QNAN_V2(0), FP32_QNAN_V3(0), FP32_QNAN_V4(0), FP32_QNAN_V5(0) } }, \
             { /*src1     */ { FP32_SNAN(0),      FP32_SNAN(0),     FP32_SNAN_MAX(0), FP32_SNAN_V2(0), FP32_SNAN_V6(0), FP32_SNAN_V2(0), FP32_SNAN_V1(0), FP32_SNAN_V4(0) } }, \
@@ -914,6 +886,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,                                                                                                 \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,                                                                                  \
-              /*256:out  */ -1,                                                                                                                                               \
-              /*xcpt?    */ true, true },                                                                                                                                     \
+              /*256:out  */ -1 },                                                                                                                                             \
           { { /*src2     */ { FP32_QNAN_V1(0), FP32_QNAN_MAX(0), FP32_QNAN_V0(0),  FP32_QNAN_V1(0), FP32_QNAN_V2(0), FP32_QNAN_V3(0), FP32_QNAN_V4(0), FP32_QNAN_V5(0) } },   \
             { /*src1     */ { FP32_SNAN_V2(0), FP32_QNAN(0),     FP32_QNAN_MAX(0), FP32_QNAN_V2(0), FP32_QNAN_V6(0), FP32_QNAN_V2(0), FP32_QNAN_V1(0), FP32_QNAN_V4(0) } },   \
@@ -921,6 +892,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,                                                                                                                 \
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                               \
-              /*xcpt?    */ true, true },                                                                                                                                     \
+              /*256:out  */ -1 },                                                                                                                                             \
     /* SNan, QNan */                                                                                                                                                          \
           { { /*src2     */ { FP32_SNAN(0), FP32_SNAN(0),     FP32_SNAN_V1(0), FP32_SNAN_V1(0), FP32_SNAN_V3(0), FP32_SNAN_V4(0), FP32_SNAN_V5(0), FP32_SNAN_V6(0) } },       \
@@ -929,6 +899,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ,                                                                                                                                    \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_IE,                                                                                                                     \
-              /*256:out  */ -1,                                                                                                                                               \
-              /*xcpt?    */ true, true },                                                                                                                                     \
+              /*256:out  */ -1 },                                                                                                                                             \
           { { /*src2     */ { FP32_SNAN_MAX(0), FP32_SNAN_MAX(0), FP32_SNAN_V1(0), FP32_SNAN_V1(0), FP32_SNAN_V3(0), FP32_SNAN_V4(0), FP32_SNAN_V5(0), FP32_SNAN_V6(0) } },   \
             { /*src1     */ { FP32_QNAN(0),     FP32_QNAN(0),     FP32_QNAN_V6(0), FP32_QNAN_V5(0), FP32_QNAN_V4(0), FP32_QNAN_V3(0), FP32_QNAN_V2(0), FP32_QNAN_V1(0) } },   \
@@ -936,6 +905,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_UP,                                                                                                                                  \
               /*128:out  */ X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                                                                                   \
-              /*256:out  */ -1,                                                                                                                                               \
-              /*xcpt?    */ true, true },                                                                                                                                     \
+              /*256:out  */ -1 },                                                                                                                                             \
           { { /*src2     */ { FP32_SNAN_V0(0), FP32_SNAN_MAX(0), FP32_SNAN_V1(0), FP32_SNAN_V1(0), FP32_SNAN_V3(0), FP32_SNAN_V4(0), FP32_SNAN_V5(0), FP32_SNAN_V6(0) } },    \
             { /*src1     */ { FP32_QNAN_V6(0), FP32_QNAN(0),     FP32_QNAN_V6(0), FP32_QNAN_V5(0), FP32_QNAN_V4(0), FP32_QNAN_V3(0), FP32_QNAN_V2(0), FP32_QNAN_V1(0) } },    \
@@ -943,6 +911,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,                                                                                                                 \
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                               \
-              /*xcpt?    */ true, true },                                                                                                                                     \
+              /*256:out  */ -1 },                                                                                                                                             \
     /* SNan, SNan */                                                                                                                                                          \
           { { /*src2     */ { FP32_SNAN(0),      FP32_SNAN(0),     FP32_SNAN_V1(0), FP32_SNAN_V2(0), FP32_SNAN_V7(0), FP32_SNAN_V1(0), FP32_SNAN_V6(0), FP32_SNAN_V1(0) } },  \
@@ -951,6 +918,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,                                                                                                                     \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_IE,                                                                                                      \
-              /*256:out  */ -1,                                                                                                                                               \
-              /*xcpt?    */ true, true },                                                                                                                                     \
+              /*256:out  */ -1 },                                                                                                                                             \
           { { /*src2     */ { FP32_SNAN(0),     FP32_SNAN_V2(0), FP32_SNAN_V1(0), FP32_SNAN_V2(0), FP32_SNAN_V7(0), FP32_SNAN_V1(0), FP32_SNAN_V6(0), FP32_SNAN_V1(0) } },    \
             { /*src1     */ { FP32_SNAN_MAX(0), FP32_SNAN_V0(0), FP32_SNAN_V4(0), FP32_SNAN_V3(0), FP32_SNAN_V5(0), FP32_SNAN_V3(0), FP32_SNAN_V1(0), FP32_SNAN_V2(0) } },    \
@@ -958,6 +924,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,                                                                                                                                \
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_IE,                                                                                                                 \
-              /*256:out  */ -1,                                                                                                                                               \
-              /*xcpt?    */ true, true },                                                                                                                                     \
+              /*256:out  */ -1 },                                                                                                                                             \
           { { /*src2     */ { FP32_SNAN_V1(0), FP32_SNAN_V2(0), FP32_SNAN_V1(0), FP32_SNAN_V2(0), FP32_SNAN_V7(0), FP32_SNAN_V1(0), FP32_SNAN_V6(0), FP32_SNAN_V1(0) } },     \
             { /*src1     */ { FP32_SNAN_V4(0), FP32_SNAN_V3(0), FP32_SNAN_V4(0), FP32_SNAN_V3(0), FP32_SNAN_V5(0), FP32_SNAN_V3(0), FP32_SNAN_V1(0), FP32_SNAN_V0(0) } },     \
@@ -965,6 +930,5 @@
               /*mxcsr:in */ 0,                                                                                                                                                \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                     \
-              /*256:out  */ -1,                                                                                                                                               \
-              /*xcpt?    */ true, true },                                                                                                                                     \
+              /*256:out  */ -1 },                                                                                                                                             \
     /* QNan, Norm FP */                                                                                                                                                       \
           { { /*src2     */ { FP32_QNAN(0), FP32_QNAN_MAX(1), FP32_NORM_V0(1), FP32_QNAN_V1(0), FP32_NORM_V3(0), FP32_QNAN_V3(1), FP32_NORM_V5(0), FP32_QNAN_V5(1) } },       \
@@ -973,6 +937,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,                                                                                                                                     \
               /*128:out  */ X86_MXCSR_FZ,                                                                                                                                     \
-              /*256:out  */ -1,                                                                                                                                               \
-              /*xcpt?    */ false, false },                                                                                                                                   \
+              /*256:out  */ -1 },                                                                                                                                             \
     /* SNan, Norm FP */                                                                                                                                                       \
     /*13*/{ { /*src2     */ { FP32_SNAN(1),      FP32_SNAN_MAX(1), FP32_NORM_V0(1), FP32_SNAN_V1(0), FP32_NORM_V3(0), FP32_SNAN_V3(1), FP32_NORM_V5(0), FP32_SNAN_V5(1) } },  \
@@ -981,6 +944,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,                                                                                                 \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,                                                                                  \
-              /*256:out  */ -1,                                                                                                                                               \
-              /*xcpt?    */ true, true },                                                                                                                                     \
+              /*256:out  */ -1 },                                                                                                                                             \
 
 /**
@@ -995,6 +957,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK,                                                          \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_QNAN_MAX(0), FP64_QNAN_V1(1), FP64_QNAN_V2(0), FP64_INF(0)  } },       \
             { /*src1     */ { FP64_QNAN(0),     FP64_QNAN_V2(1), FP64_QNAN_V3(1), FP64_SNAN(1) } },       \
@@ -1002,6 +963,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK,                                                          \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_QNAN_V1(0), FP64_QNAN_V1(0), FP64_QNAN_V2(0), FP64_INF(1)  } },        \
             { /*src1     */ { FP64_QNAN_V0(0), FP64_QNAN_V2(0), FP64_QNAN_V3(1), FP64_QNAN(0) } },        \
@@ -1009,6 +969,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK,                                                          \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
     /* QNan, SNan (Masked). */                                                                            \
           { { /*src2     */ { FP64_QNAN(0),      FP64_QNAN_V1(0), FP64_QNAN_V2(0), FP64_QNAN_V3(0) } },   \
@@ -1017,6 +976,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                           \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_QNAN_MAX(0),  FP64_QNAN_MAX(0), FP64_QNAN_V0(0),  FP64_QNAN_V1(0) } }, \
             { /*src1     */ { FP64_SNAN(0),      FP64_SNAN(1),     FP64_SNAN_MAX(1), FP64_SNAN_V2(0) } }, \
@@ -1024,6 +982,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                           \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_QNAN_V1(0), FP64_QNAN_MAX(0), FP64_QNAN_V0(0),  FP64_INF(0)  } },      \
             { /*src1     */ { FP64_SNAN_V2(0), FP64_QNAN(0),     FP64_QNAN_MAX(1), FP64_QNAN(1) } },      \
@@ -1031,6 +988,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                           \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
     /* SNan, QNan (Masked). */                                                                            \
           { { /*src2     */ { FP64_SNAN(0), FP64_SNAN(0),     FP64_SNAN_V1(0), FP64_SNAN_V1(1) } },       \
@@ -1039,6 +995,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                           \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_SNAN_MAX(0), FP64_SNAN_MAX(1), FP64_SNAN_V1(0), FP64_SNAN_V1(0) } },   \
             { /*src1     */ { FP64_QNAN(0),     FP64_QNAN(1),     FP64_QNAN_V3(1), FP64_QNAN_V2(0) } },   \
@@ -1046,6 +1001,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                           \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_SNAN_V0(0), FP64_SNAN_MAX(0), FP64_SNAN_V1(0), FP64_SNAN_V1(0) } },    \
             { /*src1     */ { FP64_QNAN_V1(0), FP64_QNAN(1),     FP64_QNAN_V2(1), FP64_QNAN_V3(1) } },    \
@@ -1053,6 +1007,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                           \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
     /* SNan, SNan (Masked). */                                                                            \
           { { /*src2     */ { FP64_SNAN(0),      FP64_SNAN(0),     FP64_SNAN_V1(0), FP64_SNAN_V2(0) } },  \
@@ -1061,6 +1014,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                           \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_SNAN(0),     FP64_SNAN_V2(0), FP64_SNAN_V1(0), FP64_SNAN_V2(0) } },    \
             { /*src1     */ { FP64_SNAN_MAX(0), FP64_SNAN_V0(0), FP64_SNAN_V2(0), FP64_SNAN_V3(1) } },    \
@@ -1068,6 +1020,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                           \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_SNAN_V1(0), FP64_SNAN_V2(0), FP64_SNAN_V1(0), FP64_SNAN_V2(0) } },     \
             { /*src1     */ { FP64_SNAN_V0(0), FP64_SNAN_V3(0), FP64_SNAN_V0(0), FP64_SNAN_V3(0) } },     \
@@ -1075,6 +1026,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                           \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
     /* QNan, Norm FP (Masked). */                                                                         \
           { { /*src2     */ { FP64_QNAN(0), FP64_QNAN_MAX(1), FP64_NORM_V0(1), FP64_QNAN_V1(0) } },       \
@@ -1083,6 +1033,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK,                                                          \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
     /* SNan, Norm FP (Masked). */                                                                         \
           { { /*src2     */ { FP64_SNAN(1),      FP64_SNAN_MAX(1), FP64_NORM_V0(1), FP64_SNAN_V1(0) } },  \
@@ -1091,6 +1040,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                           \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
     /* QNan, QNan (Unmasked). */                                                                          \
     /*14*/{ { /*src2     */ { FP64_QNAN(0), FP64_QNAN_MAX(0), FP64_QNAN_V0(0),  FP64_QNAN_V1(0) } },      \
@@ -1099,6 +1047,5 @@
               /*mxcsr:in */ 0,                                                                            \
               /*128:out  */ 0,                                                                            \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_QNAN_MAX(0), FP64_QNAN_V1(0), FP64_QNAN_V2(0), FP64_QNAN_V3(0) } },    \
             { /*src1     */ { FP64_QNAN(0),     FP64_QNAN_V2(0), FP64_QNAN_V0(0), FP64_QNAN_V2(0) } },    \
@@ -1106,6 +1053,5 @@
               /*mxcsr:in */ 0,                                                                            \
               /*128:out  */ 0,                                                                            \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_QNAN_V1(0), FP64_QNAN_V1(0), FP64_QNAN_V2(0), FP64_QNAN_V3(0) } },     \
             { /*src1     */ { FP64_QNAN_V2(0), FP64_QNAN_V2(1), FP64_QNAN_V0(0), FP64_QNAN_V0(1) } },     \
@@ -1113,6 +1059,5 @@
               /*mxcsr:in */ 0,                                                                            \
               /*128:out  */ 0,                                                                            \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
     /* QNan, SNan (Unmasked). */                                                                          \
           { { /*src2     */ { FP64_QNAN(0),      FP64_QNAN_V1(0), FP64_QNAN_V2(0), FP64_QNAN_V3(0) } },   \
@@ -1121,6 +1066,5 @@
               /*mxcsr:in */ 0,                                                                            \
               /*128:out  */ X86_MXCSR_IE,                                                                 \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ true, true },                                                                 \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_QNAN_MAX(0),  FP64_QNAN_MAX(0), FP64_QNAN_V0(0),  FP64_QNAN_V1(0) } }, \
             { /*src1     */ { FP64_SNAN(0),      FP64_SNAN(0),     FP64_SNAN_MAX(0), FP64_SNAN_V2(0) } }, \
@@ -1128,6 +1072,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,                             \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,              \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ true, true },                                                                 \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_QNAN_V1(0), FP64_QNAN_MAX(0), FP64_QNAN_V0(0),  FP64_QNAN_V1(0) } },   \
             { /*src1     */ { FP64_SNAN_V2(0), FP64_QNAN(0),     FP64_QNAN_MAX(0), FP64_QNAN_V2(0) } },   \
@@ -1135,6 +1078,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,                                             \
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,                              \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ true, true },                                                                 \
+              /*256:out  */ -1 },                                                                         \
     /* SNan, QNan (Unmasked). */                                                                          \
           { { /*src2     */ { FP64_SNAN(0), FP64_SNAN(0),     FP64_SNAN_V1(0), FP64_SNAN_V1(0) } },       \
@@ -1143,6 +1085,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ,                                                                \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_IE,                                                 \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ true, true },                                                                 \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_SNAN_MAX(0), FP64_SNAN_MAX(0), FP64_SNAN_V1(0), FP64_SNAN_V1(1) } },   \
             { /*src1     */ { FP64_QNAN(0),     FP64_QNAN(0),     FP64_QNAN_V2(1), FP64_QNAN_V0(1) } },   \
@@ -1150,6 +1091,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_UP,                                                              \
               /*128:out  */ X86_MXCSR_RC_UP | X86_MXCSR_IE,                                               \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ true, true },                                                                 \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_SNAN_V0(0), FP64_SNAN_MAX(0), FP64_SNAN_V1(0), FP64_SNAN_V1(1) } },    \
             { /*src1     */ { FP64_QNAN_V3(0), FP64_QNAN(0),     FP64_QNAN_V2(1), FP64_QNAN_V3(1) } },    \
@@ -1157,6 +1097,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,                                             \
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,                              \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ true, true },                                                                 \
+              /*256:out  */ -1 },                                                                         \
     /* SNan, SNan (Unmasked). */                                                                          \
     /*23*/{ { /*src2     */ { FP64_SNAN(0),      FP64_SNAN(0),     FP64_SNAN_V1(0), FP64_SNAN_V2(0) } },  \
@@ -1165,6 +1104,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,                                                 \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_IE,                                  \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ true, true },                                                                 \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_SNAN(0),     FP64_SNAN_V2(0), FP64_SNAN_V1(0), FP64_SNAN_V2(1) } },    \
             { /*src1     */ { FP64_SNAN_MAX(0), FP64_SNAN_V0(0), FP64_SNAN_V2(1), FP64_SNAN_V3(1) } },    \
@@ -1172,6 +1110,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,                                                            \
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_IE,                                             \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ true, true },                                                                 \
+              /*256:out  */ -1 },                                                                         \
           { { /*src2     */ { FP64_SNAN_V1(0), FP64_SNAN_V2(0), FP64_SNAN_V0(1), FP64_SNAN_V2(0) } },     \
             { /*src1     */ { FP64_SNAN_V2(0), FP64_SNAN_V3(1), FP64_SNAN_V3(1), FP64_SNAN_V3(0) } },     \
@@ -1179,6 +1116,5 @@
               /*mxcsr:in */ 0,                                                                            \
               /*128:out  */ X86_MXCSR_IE,                                                                 \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ true, true },                                                                 \
+              /*256:out  */ -1 },                                                                         \
     /* QNan, Norm FP (Unmasked). */                                                                       \
           { { /*src2     */ { FP64_QNAN(0), FP64_QNAN_MAX(1), FP64_NORM_V0(1), FP64_QNAN_V1(0) } },       \
@@ -1187,6 +1123,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,                                                                 \
               /*128:out  */ X86_MXCSR_FZ,                                                                 \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ false, false },                                                               \
+              /*256:out  */ -1 },                                                                         \
     /* SNan, Norm FP (Unmasked). */                                                                       \
     /*27*/{ { /*src2     */ { FP64_SNAN(1),      FP64_SNAN_MAX(1), FP64_NORM_V0(1), FP64_SNAN_V1(0) } },  \
@@ -1195,6 +1130,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,                             \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,              \
-              /*256:out  */ -1,                                                                           \
-              /*xcpt?    */ true, true },                                                                 \
+              /*256:out  */ -1 },                                                                         \
 
 /**
@@ -1208,6 +1142,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                                 \
               /*128:out  */ X86_MXCSR_XCPT_MASK,                                                                                                                                 \
-              /*256:out  */ X86_MXCSR_XCPT_MASK,                                                                                                                                 \
-              /*xcpt?    */ false, false },                                                                                                                                      \
+              /*256:out  */ X86_MXCSR_XCPT_MASK },                                                                                                                               \
           { { /*src2     */ { FP32_QNAN(0), FP32_SNAN(0), FP32_QNAN_MAX(0), FP32_QNAN_V1(0),  FP32_QNAN_V2(0), FP32_SNAN_V3(0), FP32_QNAN_V4(0), FP32_SNAN_V5(0) } },            \
             { /*src1     */ { FP32_QNAN(0), FP32_SNAN(0), FP32_QNAN(0),     FP32_SNAN_V2(0),  FP32_QNAN_V6(0), FP32_SNAN_V2(0), FP32_QNAN_V1(0), FP32_SNAN_V4(0) } },            \
@@ -1215,6 +1148,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                                 \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                                  \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                                  \
-              /*xcpt?    */ false, false },                                                                                                                                      \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                                                                                                \
           { { /*src2     */ { FP32_SNAN_MAX(0),  FP32_QNAN_V2(0),   FP32_SNAN_V1(0),  FP32_QNAN_V2(0), FP32_SNAN_V3(0), FP32_QNAN_V4(0), FP32_SNAN_V5(0), FP32_QNAN_V6(0) } },   \
             { /*src1     */ { FP32_SNAN(0),      FP32_QNAN(0),      FP32_SNAN(0),     FP32_QNAN_V5(0), FP32_SNAN_V4(0), FP32_QNAN_V3(0), FP32_SNAN_V2(0), FP32_QNAN_V1(0) } },   \
@@ -1222,6 +1154,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                                 \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                                  \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                                  \
-              /*xcpt?    */ false, false },                                                                                                                                      \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                                                                                                \
           { { /*src2     */ { FP32_SNAN(0),      FP32_SNAN_MAX(0),  FP32_SNAN_MAX(0),  FP32_SNAN(0),     FP32_SNAN_V7(0), FP32_SNAN_V1(0), FP32_SNAN_V6(0), FP32_SNAN_V1(0) } }, \
             { /*src1     */ { FP32_SNAN(0),      FP32_SNAN(0),      FP32_SNAN(0),      FP32_SNAN_MAX(0), FP32_SNAN_V5(0), FP32_SNAN_V3(0), FP32_SNAN_V1(0), FP32_SNAN_V2(0) } }, \
@@ -1229,6 +1160,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                                 \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                                  \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                                  \
-              /*xcpt?    */ false, false },                                                                                                                                      \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                                                                                                \
           { { /*src2     */ { FP32_QNAN(0), FP32_NORM_V1(0),  FP32_QNAN_MAX(0), FP32_QNAN_V1(0),  FP32_QNAN_V1(0), FP32_NORM_V3(1), FP32_QNAN_V5(0), FP32_NORM_V5(1) } },        \
             { /*src1     */ { FP32_QNAN(0), FP32_1(1),        FP32_QNAN_MAX(1), FP32_NORM_V2(1),  FP32_QNAN_V2(0), FP32_NORM_V4(0), FP32_QNAN_V4(1), FP32_NORM_V6(1) } },        \
@@ -1236,6 +1166,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                                 \
               /*128:out  */ X86_MXCSR_XCPT_MASK,                                                                                                                                 \
-              /*256:out  */ X86_MXCSR_XCPT_MASK,                                                                                                                                 \
-              /*xcpt?    */ false, false },                                                                                                                                      \
+              /*256:out  */ X86_MXCSR_XCPT_MASK },                                                                                                                               \
           { { /*src2     */ { FP32_SNAN_MAX(1),  FP32_1(0),        FP32_SNAN_V1(0),  FP32_NORM_V3(0), FP32_SNAN_V0(0), FP32_NORM_V3(1), FP32_SNAN_V6(0), FP32_NORM_V7(1) } },    \
             { /*src1     */ { FP32_SNAN(0),      FP32_1(1),        FP32_SNAN_MAX(0), FP32_NORM_V2(1), FP32_SNAN_V2(1), FP32_NORM_V4(0), FP32_SNAN_V4(1), FP32_NORM_V6(1) } },    \
@@ -1243,6 +1172,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                                 \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                                  \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                                  \
-              /*xcpt?    */ false, false },                                                                                                                                      \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                                                                                                \
           { { /*src2     */ { FP32_QNAN_MAX(0), FP32_QNAN(0), FP32_QNAN_V0(0),  FP32_QNAN_V1(0),  FP32_QNAN_V2(0), FP32_QNAN_V3(0), FP32_QNAN_V3(0), FP32_QNAN_V5(0) } },        \
             { /*src1     */ { FP32_QNAN(0),     FP32_QNAN(0), FP32_QNAN(0),     FP32_QNAN_MAX(0), FP32_QNAN_V6(0), FP32_QNAN_V2(0), FP32_QNAN_V1(0), FP32_QNAN_V4(0) } },        \
@@ -1250,6 +1178,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,                                                                                                    \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,                                                                                                    \
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,                                                                                                    \
-              /*xcpt?    */ false, false },                                                                                                                                      \
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },                                                                                                  \
           { { /*src2     */ { FP32_QNAN(0), FP32_SNAN(0), FP32_QNAN_MAX(0), FP32_QNAN_V1(0),  FP32_QNAN_V2(0), FP32_SNAN_V3(0), FP32_QNAN_V4(0), FP32_SNAN_V5(0) } },            \
             { /*src1     */ { FP32_QNAN(0), FP32_SNAN(0), FP32_QNAN(0),     FP32_SNAN_V2(0),  FP32_QNAN_V6(0), FP32_SNAN_V2(0), FP32_QNAN_V1(0), FP32_SNAN_V4(0) } },            \
@@ -1257,6 +1184,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP,                                                                                                                     \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                                                                      \
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                                                                      \
-              /*xcpt?    */ true, true },                                                                                                                                        \
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_IE },                                                                                                    \
           { { /*src2     */ { FP32_SNAN_MAX(0),  FP32_QNAN_V2(0),   FP32_SNAN_V1(0),  FP32_QNAN_V2(0), FP32_SNAN_V3(0), FP32_QNAN_V4(0), FP32_SNAN_V5(0), FP32_QNAN_V6(0) } },   \
             { /*src1     */ { FP32_SNAN(0),      FP32_QNAN(0),      FP32_SNAN(0),     FP32_QNAN_V5(0), FP32_SNAN_V4(0), FP32_QNAN_V3(0), FP32_SNAN_V2(0), FP32_QNAN_V1(0) } },   \
@@ -1264,6 +1190,5 @@
               /*mxcsr:in */ 0,                                                                                                                                                   \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                        \
-              /*256:out  */ X86_MXCSR_IE,                                                                                                                                        \
-              /*xcpt?    */ true, true },                                                                                                                                        \
+              /*256:out  */ X86_MXCSR_IE },                                                                                                                                      \
           { { /*src2     */ { FP32_SNAN(0),      FP32_SNAN_MAX(0),  FP32_SNAN_MAX(0),  FP32_SNAN(0),     FP32_SNAN_V7(0), FP32_SNAN_V1(0), FP32_SNAN_V6(0), FP32_SNAN_V1(0) } }, \
             { /*src1     */ { FP32_SNAN(0),      FP32_SNAN(0),      FP32_SNAN(0),      FP32_SNAN_MAX(0), FP32_SNAN_V5(0), FP32_SNAN_V3(0), FP32_SNAN_V1(0), FP32_SNAN_V2(0) } }, \
@@ -1271,6 +1196,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,                                                                                                                      \
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                                                                       \
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                                                                       \
-              /*xcpt?    */ true, true },                                                                                                                                        \
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE },                                                                                                     \
           { { /*src2     */ { FP32_QNAN(0), FP32_NORM_V1(0),  FP32_QNAN_MAX(0), FP32_QNAN_V1(0),  FP32_QNAN_V1(0), FP32_NORM_V3(1), FP32_QNAN_V5(0), FP32_NORM_V5(1) } },        \
             { /*src1     */ { FP32_QNAN(0), FP32_1(1),        FP32_QNAN_MAX(1), FP32_NORM_V2(1),  FP32_QNAN_V2(0), FP32_NORM_V4(0), FP32_QNAN_V4(1), FP32_NORM_V6(1) } },        \
@@ -1278,6 +1202,5 @@
               /*mxcsr:in */ 0,                                                                                                                                                   \
               /*128:out  */ 0,                                                                                                                                                   \
-              /*256:out  */ 0,                                                                                                                                                   \
-              /*xcpt?    */ false, false },                                                                                                                                      \
+              /*256:out  */ 0 },                                                                                                                                                 \
           { { /*src2     */ { FP32_SNAN_MAX(1),  FP32_1(0),        FP32_SNAN_V1(0),  FP32_NORM_V3(0), FP32_SNAN_V0(0), FP32_NORM_V3(1), FP32_SNAN_V6(0), FP32_NORM_V7(1) } },    \
             { /*src1     */ { FP32_SNAN(0),      FP32_1(1),        FP32_SNAN_MAX(0), FP32_NORM_V2(1), FP32_SNAN_V2(1), FP32_NORM_V4(0), FP32_SNAN_V4(1), FP32_NORM_V6(1) } },    \
@@ -1285,6 +1208,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_UP,                                                                                                                                     \
               /*128:out  */ X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                                                                                      \
-              /*256:out  */ X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                                                                                      \
-              /*xcpt?    */ true, true },                                                                                                                                        \
+              /*256:out  */ X86_MXCSR_RC_UP | X86_MXCSR_IE },                                                                                                                    \
 
 /**
@@ -1298,6 +1220,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                             \
               /*128:out  */ X86_MXCSR_XCPT_MASK,                                                             \
-              /*256:out  */ X86_MXCSR_XCPT_MASK,                                                             \
-              /*xcpt?    */ false, false },                                                                  \
+              /*256:out  */ X86_MXCSR_XCPT_MASK },                                                           \
           { { /*src2     */ { FP64_QNAN(0), FP64_SNAN(0), FP64_QNAN_MAX(0), FP64_QNAN_V1(0)  } },            \
             { /*src1     */ { FP64_QNAN(0), FP64_SNAN(0), FP64_QNAN(0),     FP64_SNAN_V2(0)  } },            \
@@ -1305,6 +1226,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                             \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                              \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                              \
-              /*xcpt?    */ false, false },                                                                  \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                            \
           { { /*src2     */ { FP64_SNAN_MAX(0),  FP64_QNAN_V2(0),  FP64_SNAN_V1(0),   FP64_QNAN_V2(0) } },   \
             { /*src1     */ { FP64_SNAN(0),      FP64_QNAN(0),     FP64_SNAN(0),      FP64_QNAN_V3(0) } },   \
@@ -1312,6 +1232,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                             \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                              \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                              \
-              /*xcpt?    */ false, false },                                                                  \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                            \
           { { /*src2     */ { FP64_SNAN(0),      FP64_SNAN_MAX(0),  FP64_SNAN_MAX(0),  FP64_SNAN(0)     } }, \
             { /*src1     */ { FP64_SNAN(0),      FP64_SNAN(0),      FP64_SNAN(0),      FP64_SNAN_MAX(0) } }, \
@@ -1319,6 +1238,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                             \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                              \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                              \
-              /*xcpt?    */ false, false },                                                                  \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                            \
           { { /*src2     */ { FP64_QNAN(0), FP64_NORM_V1(0), FP64_QNAN_MAX(0), FP64_QNAN_V1(0)  } },         \
             { /*src1     */ { FP64_QNAN(0), FP64_1(1),       FP64_QNAN_MAX(1), FP64_NORM_V2(1)  } },         \
@@ -1326,6 +1244,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                             \
               /*128:out  */ X86_MXCSR_XCPT_MASK,                                                             \
-              /*256:out  */ X86_MXCSR_XCPT_MASK,                                                             \
-              /*xcpt?    */ false, false },                                                                  \
+              /*256:out  */ X86_MXCSR_XCPT_MASK },                                                           \
           { { /*src2     */ { FP64_SNAN_MAX(1),  FP64_1(0),        FP64_SNAN_V1(0),  FP64_NORM_V3(0) } },    \
             { /*src1     */ { FP64_SNAN(0),      FP64_1(1),        FP64_SNAN_MAX(0), FP64_NORM_V2(1) } },    \
@@ -1333,6 +1250,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                             \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                              \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                              \
-              /*xcpt?    */ false, false },                                                                  \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                            \
           { { /*src2     */ { FP64_QNAN_MAX(0), FP64_QNAN(0),     FP64_QNAN_V0(0), FP64_QNAN_V1(0)  } },     \
             { /*src1     */ { FP64_QNAN(0),     FP64_QNAN(0),     FP64_QNAN(0),    FP64_QNAN_MAX(0) } },     \
@@ -1340,6 +1256,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,                                \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,                                \
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,                                \
-              /*xcpt?    */ false, false },                                                                  \
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },                              \
           { { /*src2     */ { FP64_QNAN(0), FP64_SNAN(0), FP64_QNAN_MAX(0), FP64_QNAN_V1(0)  } },            \
             { /*src1     */ { FP64_QNAN(0), FP64_SNAN(0), FP64_QNAN(0),     FP64_SNAN_V2(0)  } },            \
@@ -1347,6 +1262,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP,                                                 \
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,                                  \
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,                                  \
-              /*xcpt?    */ true, true },                                                                    \
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_IE },                                \
           { { /*src2     */ { FP64_SNAN_MAX(0),  FP64_QNAN_V2(0),  FP64_SNAN_V1(0),   FP64_QNAN_V2(0) } },   \
             { /*src1     */ { FP64_SNAN(0),      FP64_QNAN(0),     FP64_SNAN(0),      FP64_QNAN_V3(0) } },   \
@@ -1354,6 +1268,5 @@
               /*mxcsr:in */ 0,                                                                               \
               /*128:out  */ X86_MXCSR_IE,                                                                    \
-              /*256:out  */ X86_MXCSR_IE,                                                                    \
-              /*xcpt?    */ true, true },                                                                    \
+              /*256:out  */ X86_MXCSR_IE },                                                                  \
           { { /*src2     */ { FP64_SNAN(0),      FP64_SNAN_MAX(0),  FP64_SNAN_MAX(0),  FP64_SNAN(0)     } }, \
             { /*src1     */ { FP64_SNAN(0),      FP64_SNAN(0),      FP64_SNAN(0),      FP64_SNAN_MAX(0) } }, \
@@ -1361,6 +1274,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,                                                  \
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,                                   \
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,                                   \
-              /*xcpt?    */ true, true },                                                                    \
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE },                                 \
           { { /*src2     */ { FP64_QNAN(0), FP64_NORM_V1(0), FP64_QNAN_MAX(0), FP64_QNAN_V1(0)  } },         \
             { /*src1     */ { FP64_QNAN(0), FP64_1(1),       FP64_QNAN_MAX(1), FP64_NORM_V2(1)  } },         \
@@ -1368,6 +1280,5 @@
               /*mxcsr:in */ 0,                                                                               \
               /*128:out  */ 0,                                                                               \
-              /*256:out  */ 0,                                                                               \
-              /*xcpt?    */ false, false },                                                                  \
+              /*256:out  */ 0 },                                                                             \
     /*11*/{ { /*src2     */ { FP64_SNAN_MAX(1),  FP64_1(0),        FP64_SNAN_V1(0),  FP64_NORM_V3(0) } },    \
             { /*src1     */ { FP64_SNAN(0),      FP64_1(1),        FP64_SNAN_MAX(0), FP64_NORM_V2(1) } },    \
@@ -1375,6 +1286,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_UP,                                                                 \
               /*128:out  */ X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                  \
-              /*256:out  */ X86_MXCSR_RC_UP | X86_MXCSR_IE,                                                  \
-              /*xcpt?    */ true, true },                                                                    \
+              /*256:out  */ X86_MXCSR_RC_UP | X86_MXCSR_IE },                                                \
 
 /**
@@ -1388,6 +1298,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                         \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                          \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                          \
-              /*xcpt?    */ false, false },                                                                                                                              \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                                                                                        \
           { { /*src2     */ { FP32_QNAN(0), FP32_QNAN_MAX(0), FP32_QNAN_V0(0),  FP32_QNAN_V1(0), FP32_QNAN_V2(0), FP32_QNAN_V3(0), FP32_QNAN_V4(0), FP32_QNAN_V5(0) } }, \
             { /*src1     */ { FP32_SNAN(0), FP32_SNAN(0),     FP32_SNAN_MAX(0), FP32_SNAN_V2(0), FP32_SNAN_V6(0), FP32_SNAN_V2(0), FP32_SNAN_V1(0), FP32_SNAN_V4(0) } }, \
@@ -1395,6 +1304,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                         \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                          \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                          \
-              /*xcpt?    */ false, false },                                                                                                                              \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                                                                                        \
           { { /*src2     */ { FP32_SNAN(0), FP32_SNAN(0),     FP32_SNAN_V1(0), FP32_SNAN_V1(0), FP32_SNAN_V3(0), FP32_SNAN_V4(0), FP32_SNAN_V5(0), FP32_SNAN_V6(0) } },  \
             { /*src1     */ { FP32_QNAN(0), FP32_QNAN_MAX(0), FP32_QNAN_V6(0), FP32_QNAN_V5(0), FP32_QNAN_V4(0), FP32_QNAN_V3(0), FP32_QNAN_V2(0), FP32_QNAN_V1(0) } },  \
@@ -1402,6 +1310,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,                                                                                                          \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,                                                                                           \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,                                                                                           \
-              /*xcpt?    */ false, false },                                                                                                                              \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE },                                                                                         \
           { { /*src2     */ { FP32_SNAN(0), FP32_SNAN(0),     FP32_SNAN_V1(0), FP32_SNAN_V2(0), FP32_SNAN_V7(0), FP32_SNAN_V1(0), FP32_SNAN_V6(0), FP32_SNAN_V1(0) } },  \
             { /*src1     */ { FP32_SNAN(0), FP32_SNAN_MAX(0), FP32_SNAN_V4(0), FP32_SNAN_V3(0), FP32_SNAN_V5(0), FP32_SNAN_V3(0), FP32_SNAN_V1(0), FP32_SNAN_V2(0) } },  \
@@ -1409,6 +1316,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                         \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                          \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                          \
-              /*xcpt?    */ false, false },                                                                                                                              \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                                                                                        \
           { { /*src2     */ { FP32_QNAN(0), FP32_QNAN_MAX(1), FP32_NORM_V0(1), FP32_QNAN_V1(0), FP32_NORM_V3(0), FP32_QNAN_V3(1), FP32_NORM_V5(0), FP32_QNAN_V5(1) } },  \
             { /*src1     */ { FP32_1(0),    FP32_1(1),        FP32_QNAN_V0(1), FP32_NORM_V2(1), FP32_QNAN_V2(0), FP32_NORM_V4(0), FP32_QNAN_V4(1), FP32_NORM_V6(1) } },  \
@@ -1416,6 +1322,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                         \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                          \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                          \
-              /*xcpt?    */ false, false },                                                                                                                              \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                                                                                        \
           { { /*src2     */ { FP32_SNAN(1), FP32_SNAN_MAX(1), FP32_NORM_V0(1), FP32_SNAN_V1(0), FP32_NORM_V3(0), FP32_SNAN_V3(1), FP32_NORM_V5(0), FP32_SNAN_V5(1) } },  \
             { /*src1     */ { FP32_1(0),    FP32_1(0),        FP32_SNAN_V0(1), FP32_NORM_V2(1), FP32_SNAN_V2(1), FP32_NORM_V4(0), FP32_SNAN_V4(1), FP32_NORM_V6(1) } },  \
@@ -1423,6 +1328,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                         \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                          \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                          \
-              /*xcpt?    */ false, false },                                                                                                                              \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                                                                                        \
           { { /*src2     */ { FP32_QNAN(0), FP32_QNAN_MAX(0), FP32_QNAN_V0(0),  FP32_QNAN_V1(0), FP32_QNAN_V2(0), FP32_QNAN_V3(0), FP32_QNAN_V4(0), FP32_QNAN_V5(0) } }, \
             { /*src1     */ { FP32_QNAN(0), FP32_QNAN(0),     FP32_QNAN_MAX(0), FP32_QNAN_V2(0), FP32_QNAN_V6(0), FP32_QNAN_V2(0), FP32_QNAN_V1(0), FP32_QNAN_V4(0) } }, \
@@ -1430,6 +1334,5 @@
               /*mxcsr:in */ 0,                                                                                                                                           \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                \
-              /*256:out  */ X86_MXCSR_IE,                                                                                                                                \
-              /*xcpt?    */ true, true },                                                                                                                                \
+              /*256:out  */ X86_MXCSR_IE },                                                                                                                              \
           { { /*src2     */ { FP32_QNAN(0), FP32_QNAN_MAX(0), FP32_QNAN_V0(0),  FP32_QNAN_V1(0), FP32_QNAN_V2(0), FP32_QNAN_V3(0), FP32_QNAN_V4(0), FP32_QNAN_V5(0) } }, \
             { /*src1     */ { FP32_SNAN(0), FP32_SNAN(0),     FP32_SNAN_MAX(0), FP32_SNAN_V2(0), FP32_SNAN_V6(0), FP32_SNAN_V2(0), FP32_SNAN_V1(0), FP32_SNAN_V4(0) } }, \
@@ -1437,6 +1340,5 @@
               /*mxcsr:in */ 0,                                                                                                                                           \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                \
-              /*256:out  */ X86_MXCSR_IE,                                                                                                                                \
-              /*xcpt?    */ true, true },                                                                                                                                \
+              /*256:out  */ X86_MXCSR_IE },                                                                                                                              \
           { { /*src2     */ { FP32_SNAN(0), FP32_SNAN(0),     FP32_SNAN_V1(0), FP32_SNAN_V1(0), FP32_SNAN_V3(0), FP32_SNAN_V4(0), FP32_SNAN_V5(0), FP32_SNAN_V6(0) } },  \
             { /*src1     */ { FP32_QNAN(0), FP32_QNAN_MAX(0), FP32_QNAN_V6(0), FP32_QNAN_V5(0), FP32_QNAN_V4(0), FP32_QNAN_V3(0), FP32_QNAN_V2(0), FP32_QNAN_V1(0) } },  \
@@ -1444,6 +1346,5 @@
               /*mxcsr:in */ 0,                                                                                                                                           \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                \
-              /*256:out  */ X86_MXCSR_IE,                                                                                                                                \
-              /*xcpt?    */ true, true },                                                                                                                                \
+              /*256:out  */ X86_MXCSR_IE },                                                                                                                              \
           { { /*src2     */ { FP32_SNAN(0), FP32_SNAN(0),     FP32_SNAN_V1(0), FP32_SNAN_V2(0), FP32_SNAN_V7(0), FP32_SNAN_V1(0), FP32_SNAN_V6(0), FP32_SNAN_V1(0) } },  \
             { /*src1     */ { FP32_SNAN(0), FP32_SNAN_MAX(0), FP32_SNAN_V4(0), FP32_SNAN_V3(0), FP32_SNAN_V5(0), FP32_SNAN_V3(0), FP32_SNAN_V1(0), FP32_SNAN_V2(0) } },  \
@@ -1451,6 +1352,5 @@
               /*mxcsr:in */ 0,                                                                                                                                           \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                \
-              /*256:out  */ X86_MXCSR_IE,                                                                                                                                \
-              /*xcpt?    */ true, true },                                                                                                                                \
+              /*256:out  */ X86_MXCSR_IE },                                                                                                                              \
 
 /**
@@ -1464,6 +1364,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                     \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                      \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                      \
-              /*xcpt?    */ false, false },                                                          \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                    \
           { { /*src2     */ { FP64_QNAN(0), FP64_QNAN_MAX(0), FP64_QNAN_V0(0),  FP64_QNAN_V1(0) } }, \
             { /*src1     */ { FP64_SNAN(0), FP64_SNAN(0),     FP64_SNAN_MAX(0), FP64_SNAN_V2(0) } }, \
@@ -1471,6 +1370,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                     \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                      \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                      \
-              /*xcpt?    */ false, false },                                                          \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                    \
           { { /*src2     */ { FP64_SNAN(0), FP64_SNAN(0),     FP64_SNAN_V1(0), FP64_SNAN_V1(0) } },  \
             { /*src1     */ { FP64_QNAN(0), FP64_QNAN_MAX(0), FP64_QNAN_V2(0), FP64_QNAN_V3(0) } },  \
@@ -1478,6 +1376,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,                                      \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,                       \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,                       \
-              /*xcpt?    */ false, false },                                                          \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE },                     \
           { { /*src2     */ { FP64_SNAN(0), FP64_SNAN(0),     FP64_SNAN_V1(0), FP64_SNAN_V2(0) } },  \
             { /*src1     */ { FP64_SNAN(0), FP64_SNAN_MAX(0), FP64_SNAN_V2(0), FP64_SNAN_V3(0) } },  \
@@ -1485,6 +1382,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                     \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                      \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                      \
-              /*xcpt?    */ false, false },                                                          \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                    \
           { { /*src2     */ { FP64_QNAN(0), FP64_QNAN_MAX(1), FP64_NORM_V0(1), FP64_QNAN_V1(0) } },  \
             { /*src1     */ { FP64_1(0),    FP64_1(1),        FP64_QNAN_V0(1), FP64_NORM_V2(1) } },  \
@@ -1492,6 +1388,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                     \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                      \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                      \
-              /*xcpt?    */ false, false },                                                          \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                    \
           { { /*src2     */ { FP64_SNAN(1), FP64_SNAN_MAX(1), FP64_NORM_V0(1), FP64_SNAN_V1(0) } },  \
             { /*src1     */ { FP64_1(0),    FP64_1(0),        FP64_SNAN_V0(1), FP64_NORM_V2(1) } },  \
@@ -1499,6 +1394,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                     \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                      \
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                      \
-              /*xcpt?    */ false, false },                                                          \
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },                                    \
           { { /*src2     */ { FP64_QNAN(0), FP64_QNAN_MAX(0), FP64_QNAN_V0(0),  FP64_QNAN_V1(0) } }, \
             { /*src1     */ { FP64_QNAN(0), FP64_QNAN(0),     FP64_QNAN_MAX(0), FP64_QNAN_V2(0) } }, \
@@ -1506,6 +1400,5 @@
               /*mxcsr:in */ 0,                                                                       \
               /*128:out  */ X86_MXCSR_IE,                                                            \
-              /*256:out  */ X86_MXCSR_IE,                                                            \
-              /*xcpt?    */ true, true },                                                            \
+              /*256:out  */ X86_MXCSR_IE },                                                          \
           { { /*src2     */ { FP64_QNAN(0), FP64_QNAN_MAX(0), FP64_QNAN_V0(0),  FP64_QNAN_V1(0) } }, \
             { /*src1     */ { FP64_SNAN(0), FP64_SNAN(0),     FP64_SNAN_MAX(0), FP64_SNAN_V2(0) } }, \
@@ -1513,6 +1406,5 @@
               /*mxcsr:in */ 0,                                                                       \
               /*128:out  */ X86_MXCSR_IE,                                                            \
-              /*256:out  */ X86_MXCSR_IE,                                                            \
-              /*xcpt?    */ true, true },                                                            \
+              /*256:out  */ X86_MXCSR_IE },                                                          \
           { { /*src2     */ { FP64_SNAN(0), FP64_SNAN(0),     FP64_SNAN_V1(0), FP64_SNAN_V1(0) } },  \
             { /*src1     */ { FP64_QNAN(0), FP64_QNAN_MAX(0), FP64_QNAN_V2(0), FP64_QNAN_V3(0) } },  \
@@ -1520,6 +1412,5 @@
               /*mxcsr:in */ 0,                                                                       \
               /*128:out  */ X86_MXCSR_IE,                                                            \
-              /*256:out  */ X86_MXCSR_IE,                                                            \
-              /*xcpt?    */ true, true },                                                            \
+              /*256:out  */ X86_MXCSR_IE },                                                          \
           { { /*src2     */ { FP64_SNAN(0), FP64_SNAN(0),     FP64_SNAN_V1(0), FP64_SNAN_V2(0) } },  \
             { /*src1     */ { FP64_SNAN(0), FP64_SNAN_MAX(0), FP64_SNAN_V2(0), FP64_SNAN_V3(0) } },  \
@@ -1527,6 +1418,5 @@
               /*mxcsr:in */ 0,                                                                       \
               /*128:out  */ X86_MXCSR_IE,                                                            \
-              /*256:out  */ X86_MXCSR_IE,                                                            \
-              /*xcpt?    */ true, true },                                                            \
+              /*256:out  */ X86_MXCSR_IE },                                                          \
 
 /**
@@ -1541,6 +1431,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                            \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ false, false },                                                                                                                                \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_QNAN_MAX(0), FP32_RAND_V0(0), FP32_RAND_V1(1), FP32_RAND_V2(0), FP32_RAND_V3(0), FP32_RAND_V4(1), FP32_RAND_V5(0), FP32_RAND_V6(1) } }, \
             { /*src1     */ { FP32_QNAN(0),     FP32_RAND_V7(1), FP32_RAND_V6(0), FP32_RAND_V5(1), FP32_RAND_V4(1), FP32_RAND_V3(1), FP32_RAND_V2(0), FP32_RAND_V1(0) } }, \
@@ -1548,6 +1437,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                            \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ false, false },                                                                                                                                \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_QNAN_V0(0),  FP32_RAND_V0(1), FP32_RAND_V7(1), FP32_RAND_V2(0), FP32_RAND_V3(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } }, \
             { /*src1     */ { FP32_QNAN_MAX(0), FP32_RAND_V1(0), FP32_RAND_V7(0), FP32_RAND_V2(1), FP32_RAND_V6(1), FP32_RAND_V3(1), FP32_RAND_V5(0), FP32_RAND_V4(1) } }, \
@@ -1555,6 +1443,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                            \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ false, false },                                                                                                                                \
+              /*256:out  */ -1 },                                                                                                                                          \
     /* QNan, SNan (Masked). */                                                                                                                                             \
           { { /*src2     */ { FP32_QNAN(0), FP32_RAND_V6(0), FP32_RAND_V5(1), FP32_RAND_V4(0), FP32_RAND_V2(0), FP32_RAND_V2(1), FP32_RAND_V1(0), FP32_RAND_V0(1) } },     \
@@ -1563,6 +1450,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                            \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ false, false },                                                                                                                                \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_QNAN_MAX(0), FP32_RAND_V2(1), FP32_RAND_V3(0), FP32_RAND_V1(1), FP32_RAND_V0(1), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V6(1) } }, \
             { /*src1     */ { FP32_SNAN(0),     FP32_RAND_V1(1), FP32_RAND_V4(0), FP32_RAND_V5(0), FP32_RAND_V2(1), FP32_RAND_V0(0), FP32_RAND_V1(0), FP32_RAND_V3(0) } }, \
@@ -1570,6 +1456,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                            \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ false, false },                                                                                                                                \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_QNAN_V0(0),  FP32_RAND_V1(1), FP32_RAND_V3(0), FP32_RAND_V1(1), FP32_RAND_V0(0), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V6(1) } }, \
             { /*src1     */ { FP32_SNAN_MAX(0), FP32_RAND_V3(0), FP32_RAND_V5(0), FP32_RAND_V2(1), FP32_RAND_V0(0), FP32_RAND_V6(0), FP32_RAND_V7(1), FP32_RAND_V1(0) } }, \
@@ -1577,6 +1462,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                            \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ false, false },                                                                                                                                \
+              /*256:out  */ -1 },                                                                                                                                          \
     /* SNan, QNan (Masked). */                                                                                                                                             \
           { { /*src2     */ { FP32_SNAN(0), FP32_RAND_V2(1), FP32_RAND_V3(0), FP32_RAND_V1(1), FP32_RAND_V0(1), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V6(1) } },     \
@@ -1585,6 +1469,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,                                                                                                            \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,                                                                                             \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ false, false },                                                                                                                                \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_SNAN(0),     FP32_RAND_V1(1), FP32_RAND_V3(0), FP32_RAND_V1(1), FP32_RAND_V3(0), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V7(1) } }, \
             { /*src1     */ { FP32_QNAN_MAX(0), FP32_RAND_V2(0), FP32_RAND_V4(0), FP32_RAND_V3(1), FP32_RAND_V2(0), FP32_RAND_V6(0), FP32_RAND_V7(1), FP32_RAND_V2(0) } }, \
@@ -1592,6 +1475,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                            \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ false, false },                                                                                                                                \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_SNAN_V1(0), FP32_RAND_V1(1), FP32_RAND_V7(1), FP32_RAND_V2(0), FP32_RAND_V3(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } },  \
             { /*src1     */ { FP32_QNAN_V6(0), FP32_RAND_V2(0), FP32_RAND_V3(0), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V0(1), FP32_RAND_V2(0), FP32_RAND_V3(1) } },  \
@@ -1599,6 +1481,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                            \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ false, false },                                                                                                                                \
+              /*256:out  */ -1 },                                                                                                                                          \
     /* SNan, SNan (Masked). */                                                                                                                                             \
           { { /*src2     */ { FP32_SNAN(0), FP32_RAND_V1(1), FP32_RAND_V7(1), FP32_RAND_V2(0), FP32_RAND_V3(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } },     \
@@ -1607,6 +1488,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                            \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ false, false },                                                                                                                                \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_SNAN(0),     FP32_RAND_V1(0), FP32_RAND_V7(1), FP32_RAND_V2(1), FP32_RAND_V3(0), FP32_RAND_V4(1), FP32_RAND_V1(1), FP32_RAND_V2(1) } }, \
             { /*src1     */ { FP32_SNAN_MAX(0), FP32_RAND_V7(0), FP32_RAND_V5(0), FP32_RAND_V7(1), FP32_RAND_V6(1), FP32_RAND_V5(1), FP32_RAND_V3(0), FP32_RAND_V2(1) } }, \
@@ -1614,6 +1494,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                            \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ false, false },                                                                                                                                \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_SNAN_V1(0), FP32_RAND_V1(1), FP32_RAND_V6(1), FP32_RAND_V2(0), FP32_RAND_V3(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } },  \
             { /*src1     */ { FP32_SNAN_V4(0), FP32_RAND_V2(1), FP32_RAND_V3(1), FP32_RAND_V1(1), FP32_RAND_V4(0), FP32_RAND_V3(0), FP32_RAND_V0(0), FP32_RAND_V0(1) } },  \
@@ -1621,6 +1500,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                            \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ false, false },                                                                                                                                \
+              /*256:out  */ -1 },                                                                                                                                          \
     /* QNan, Normal (Masked). */                                                                                                                                           \
           { { /*src2     */ { FP32_QNAN(0), FP32_RAND_V3(1), FP32_RAND_V2(1), FP32_RAND_V2(0), FP32_RAND_V5(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } },     \
@@ -1629,6 +1507,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                            \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ false, false },                                                                                                                                \
+              /*256:out  */ -1 },                                                                                                                                          \
     /* SNan, Normal (Masked). */                                                                                                                                           \
           { { /*src2     */ { FP32_SNAN(1), FP32_RAND_V0(1), FP32_RAND_V2(1), FP32_RAND_V2(0), FP32_RAND_V5(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } },     \
@@ -1637,6 +1514,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                                                                                           \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                                                                                            \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ false, false },                                                                                                                                \
+              /*256:out  */ -1 },                                                                                                                                          \
     /* QNan, QNan (Unmasked). */                                                                                                                                           \
           { { /*src2     */ { FP32_QNAN(0), FP32_RAND_V2(0), FP32_RAND_V7(1), FP32_RAND_V6(0), FP32_RAND_V2(0), FP32_RAND_V1(1), FP32_RAND_V7(0), FP32_RAND_V2(1) } },     \
@@ -1645,6 +1521,5 @@
               /*mxcsr:in */ 0,                                                                                                                                             \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ true, true },                                                                                                                                  \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_QNAN_MAX(0), FP32_RAND_V0(0), FP32_RAND_V1(1), FP32_RAND_V2(0), FP32_RAND_V3(0), FP32_RAND_V4(1), FP32_RAND_V5(0), FP32_RAND_V6(1) } }, \
             { /*src1     */ { FP32_QNAN(0),     FP32_RAND_V7(1), FP32_RAND_V6(0), FP32_RAND_V5(1), FP32_RAND_V4(1), FP32_RAND_V3(1), FP32_RAND_V2(0), FP32_RAND_V1(0) } }, \
@@ -1652,6 +1527,5 @@
               /*mxcsr:in */ 0,                                                                                                                                             \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ true, true },                                                                                                                                  \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_QNAN_V0(0),  FP32_RAND_V0(1), FP32_RAND_V7(1), FP32_RAND_V2(0), FP32_RAND_V3(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } }, \
             { /*src1     */ { FP32_QNAN_MAX(0), FP32_RAND_V1(0), FP32_RAND_V7(0), FP32_RAND_V2(1), FP32_RAND_V6(1), FP32_RAND_V3(1), FP32_RAND_V5(0), FP32_RAND_V4(1) } }, \
@@ -1659,6 +1533,5 @@
               /*mxcsr:in */ 0,                                                                                                                                             \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ true, true },                                                                                                                                  \
+              /*256:out  */ -1 },                                                                                                                                          \
     /* QNan, SNan (Unmasked). */                                                                                                                                           \
           { { /*src2     */ { FP32_QNAN(0), FP32_RAND_V6(0), FP32_RAND_V5(1), FP32_RAND_V4(0), FP32_RAND_V2(0), FP32_RAND_V2(1), FP32_RAND_V1(0), FP32_RAND_V0(1) } },     \
@@ -1667,6 +1540,5 @@
               /*mxcsr:in */ 0,                                                                                                                                             \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ true, true },                                                                                                                                  \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_QNAN_MAX(0), FP32_RAND_V2(1), FP32_RAND_V3(0), FP32_RAND_V1(1), FP32_RAND_V0(1), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V6(1) } }, \
             { /*src1     */ { FP32_SNAN(0),     FP32_RAND_V1(1), FP32_RAND_V4(0), FP32_RAND_V5(0), FP32_RAND_V2(1), FP32_RAND_V0(0), FP32_RAND_V1(0), FP32_RAND_V3(0) } }, \
@@ -1674,6 +1546,5 @@
               /*mxcsr:in */ 0,                                                                                                                                             \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ true, true },                                                                                                                                  \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_QNAN_V0(0),  FP32_RAND_V1(1), FP32_RAND_V3(0), FP32_RAND_V1(1), FP32_RAND_V0(0), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V6(1) } }, \
             { /*src1     */ { FP32_SNAN_MAX(0), FP32_RAND_V3(0), FP32_RAND_V5(0), FP32_RAND_V2(1), FP32_RAND_V0(0), FP32_RAND_V6(0), FP32_RAND_V7(1), FP32_RAND_V1(0) } }, \
@@ -1681,6 +1552,5 @@
               /*mxcsr:in */ 0,                                                                                                                                             \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ true, true },                                                                                                                                  \
+              /*256:out  */ -1 },                                                                                                                                          \
     /* SNan, QNan (Unmasked). */                                                                                                                                           \
           { { /*src2     */ { FP32_SNAN(0), FP32_RAND_V2(1), FP32_RAND_V3(0), FP32_RAND_V1(1), FP32_RAND_V0(1), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V6(1) } },     \
@@ -1689,6 +1559,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,                                                                                                                                  \
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,                                                                                                                   \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ true, true },                                                                                                                                  \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_SNAN(0),     FP32_RAND_V1(1), FP32_RAND_V3(0), FP32_RAND_V1(1), FP32_RAND_V3(0), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V7(1) } }, \
             { /*src1     */ { FP32_QNAN_MAX(0), FP32_RAND_V2(0), FP32_RAND_V4(0), FP32_RAND_V3(1), FP32_RAND_V2(0), FP32_RAND_V6(0), FP32_RAND_V7(1), FP32_RAND_V2(0) } }, \
@@ -1696,6 +1565,5 @@
               /*mxcsr:in */ 0,                                                                                                                                             \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ true, true },                                                                                                                                  \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_SNAN_V1(0), FP32_RAND_V1(1), FP32_RAND_V7(1), FP32_RAND_V2(0), FP32_RAND_V3(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } },  \
             { /*src1     */ { FP32_QNAN_V6(0), FP32_RAND_V2(0), FP32_RAND_V3(0), FP32_RAND_V4(1), FP32_RAND_V5(1), FP32_RAND_V0(1), FP32_RAND_V2(0), FP32_RAND_V3(1) } },  \
@@ -1703,6 +1571,5 @@
               /*mxcsr:in */ 0,                                                                                                                                             \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ true, true },                                                                                                                                  \
+              /*256:out  */ -1 },                                                                                                                                          \
     /* SNan, SNan (Unmasked). */                                                                                                                                           \
           { { /*src2     */ { FP32_SNAN(0), FP32_RAND_V1(1), FP32_RAND_V7(1), FP32_RAND_V2(0), FP32_RAND_V3(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } },     \
@@ -1711,6 +1578,5 @@
               /*mxcsr:in */ 0,                                                                                                                                             \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ true, true },                                                                                                                                  \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_SNAN(0),     FP32_RAND_V1(0), FP32_RAND_V7(1), FP32_RAND_V2(1), FP32_RAND_V3(0), FP32_RAND_V4(1), FP32_RAND_V1(1), FP32_RAND_V2(1) } }, \
             { /*src1     */ { FP32_SNAN_MAX(0), FP32_RAND_V7(0), FP32_RAND_V5(0), FP32_RAND_V7(1), FP32_RAND_V6(1), FP32_RAND_V5(1), FP32_RAND_V3(0), FP32_RAND_V2(1) } }, \
@@ -1718,6 +1584,5 @@
               /*mxcsr:in */ 0,                                                                                                                                             \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ true, true },                                                                                                                                  \
+              /*256:out  */ -1 },                                                                                                                                          \
           { { /*src2     */ { FP32_SNAN_V1(0), FP32_RAND_V1(1), FP32_RAND_V6(1), FP32_RAND_V2(0), FP32_RAND_V3(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } },  \
             { /*src1     */ { FP32_SNAN_V4(0), FP32_RAND_V2(1), FP32_RAND_V3(1), FP32_RAND_V1(1), FP32_RAND_V4(0), FP32_RAND_V3(0), FP32_RAND_V0(0), FP32_RAND_V0(1) } },  \
@@ -1725,6 +1590,5 @@
               /*mxcsr:in */ 0,                                                                                                                                             \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ true, true },                                                                                                                                  \
+              /*256:out  */ -1 },                                                                                                                                          \
     /* QNan, Normal (Unmasked). */                                                                                                                                         \
           { { /*src2     */ { FP32_QNAN(0), FP32_RAND_V3(1), FP32_RAND_V2(1), FP32_RAND_V2(0), FP32_RAND_V5(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } },     \
@@ -1733,6 +1597,5 @@
               /*mxcsr:in */ 0,                                                                                                                                             \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ true, true },                                                                                                                                  \
+              /*256:out  */ -1 },                                                                                                                                          \
     /* SNan, Normal (Unmasked). */                                                                                                                                         \
           { { /*src2     */ { FP32_SNAN(1), FP32_RAND_V0(1), FP32_RAND_V2(1), FP32_RAND_V2(0), FP32_RAND_V5(1), FP32_RAND_V4(0), FP32_RAND_V1(0), FP32_RAND_V2(0) } },     \
@@ -1741,6 +1604,5 @@
               /*mxcsr:in */ 0,                                                                                                                                             \
               /*128:out  */ X86_MXCSR_IE,                                                                                                                                  \
-              /*256:out  */ -1,                                                                                                                                            \
-              /*xcpt?    */ true, true },                                                                                                                                  \
+              /*256:out  */ -1 },                                                                                                                                          \
 
 /**
@@ -1755,6 +1617,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                       \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                        \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ false, false },                                                            \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_QNAN_MAX(0), FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V2(0) } }, \
             { /*src1     */ { FP64_QNAN(0),     FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V3(1) } }, \
@@ -1762,6 +1623,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                       \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                        \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ false, false },                                                            \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_QNAN_V0(0),  FP64_RAND_V0(1), FP64_RAND_V0(1), FP64_RAND_V2(0) } }, \
             { /*src1     */ { FP64_QNAN_MAX(0), FP64_RAND_V1(0), FP64_RAND_V0(0), FP64_RAND_V2(1) } }, \
@@ -1769,6 +1629,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                       \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                        \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ false, false },                                                            \
+              /*256:out  */ -1 },                                                                      \
     /* QNan, SNan (Masked). */                                                                         \
           { { /*src2     */ { FP64_QNAN(0), FP64_RAND_V1(0), FP64_RAND_V3(1), FP64_RAND_V2(0) } },     \
@@ -1777,6 +1636,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                       \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                        \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ false, false },                                                            \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_QNAN_MAX(0), FP64_RAND_V2(1), FP64_RAND_V3(0), FP64_RAND_V1(1) } }, \
             { /*src1     */ { FP64_SNAN(0),     FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V3(0) } }, \
@@ -1784,6 +1642,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                       \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                        \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ false, false },                                                            \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_QNAN_V0(0),  FP64_RAND_V1(1), FP64_RAND_V3(0), FP64_RAND_V1(1) } }, \
             { /*src1     */ { FP64_SNAN_MAX(0), FP64_RAND_V3(0), FP64_RAND_V3(0), FP64_RAND_V2(1) } }, \
@@ -1791,6 +1648,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                       \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                        \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ false, false },                                                            \
+              /*256:out  */ -1 },                                                                      \
     /* SNan, QNan (Masked). */                                                                         \
           { { /*src2     */ { FP64_SNAN(0), FP64_RAND_V2(1), FP64_RAND_V3(0), FP64_RAND_V1(1) } },     \
@@ -1799,6 +1655,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,                                        \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,                         \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ false, false },                                                            \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_SNAN(0),     FP64_RAND_V1(1), FP64_RAND_V3(0), FP64_RAND_V1(1) } }, \
             { /*src1     */ { FP64_QNAN_MAX(0), FP64_RAND_V2(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } }, \
@@ -1806,6 +1661,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                       \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                        \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ false, false },                                                            \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_SNAN_V1(0), FP64_RAND_V1(1), FP64_RAND_V0(1), FP64_RAND_V2(0) } },  \
             { /*src1     */ { FP64_QNAN_V1(0), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V2(1) } },  \
@@ -1813,6 +1667,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                       \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                        \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ false, false },                                                            \
+              /*256:out  */ -1 },                                                                      \
     /* SNan, SNan (Masked). */                                                                         \
           { { /*src2     */ { FP64_SNAN(0), FP64_RAND_V1(1), FP64_RAND_V0(1), FP64_RAND_V2(0) } },     \
@@ -1821,6 +1674,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                       \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                        \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ false, false },                                                            \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_SNAN(0),     FP64_RAND_V1(0), FP64_RAND_V0(1), FP64_RAND_V2(1) } }, \
             { /*src1     */ { FP64_SNAN_MAX(0), FP64_RAND_V0(0), FP64_RAND_V3(0), FP64_RAND_V0(1) } }, \
@@ -1828,6 +1680,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                       \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                        \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ false, false },                                                            \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_SNAN_V1(0), FP64_RAND_V1(1), FP64_RAND_V1(1), FP64_RAND_V2(0) } },  \
             { /*src1     */ { FP64_SNAN_V2(0), FP64_RAND_V2(1), FP64_RAND_V3(1), FP64_RAND_V1(1) } },  \
@@ -1835,6 +1686,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                       \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                        \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ false, false },                                                            \
+              /*256:out  */ -1 },                                                                      \
     /* QNan, Normal (Masked). */                                                                       \
           { { /*src2     */ { FP64_QNAN(0), FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V2(0) } },     \
@@ -1843,6 +1693,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                       \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                        \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ false, false },                                                            \
+              /*256:out  */ -1 },                                                                      \
     /* SNan, Normal (Masked). */                                                                       \
           { { /*src2     */ { FP64_SNAN(1), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V2(0) } },     \
@@ -1851,6 +1700,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,                                                       \
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,                                        \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ false, false },                                                            \
+              /*256:out  */ -1 },                                                                      \
     /* QNan, QNan (Unmasked). */                                                                       \
     /* 0*/{ { /*src2     */ { FP64_QNAN(0), FP64_RAND_V2(0), FP64_RAND_V0(1), FP64_RAND_V1(0) } },     \
@@ -1859,6 +1707,5 @@
               /*mxcsr:in */ 0,                                                                         \
               /*128:out  */ X86_MXCSR_IE,                                                              \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ true, true },                                                              \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_QNAN_MAX(0), FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V2(0) } }, \
             { /*src1     */ { FP64_QNAN(0),     FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V3(1) } }, \
@@ -1866,6 +1713,5 @@
               /*mxcsr:in */ 0,                                                                         \
               /*128:out  */ X86_MXCSR_IE,                                                              \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ true, true },                                                              \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_QNAN_V0(0),  FP64_RAND_V0(1), FP64_RAND_V0(1), FP64_RAND_V2(0) } }, \
             { /*src1     */ { FP64_QNAN_MAX(0), FP64_RAND_V1(0), FP64_RAND_V0(0), FP64_RAND_V2(1) } }, \
@@ -1873,6 +1719,5 @@
               /*mxcsr:in */ 0,                                                                         \
               /*128:out  */ X86_MXCSR_IE,                                                              \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ true, true },                                                              \
+              /*256:out  */ -1 },                                                                      \
     /* QNan, SNan (Unmasked). */                                                                       \
           { { /*src2     */ { FP64_QNAN(0), FP64_RAND_V1(0), FP64_RAND_V3(1), FP64_RAND_V2(0) } },     \
@@ -1881,6 +1726,5 @@
               /*mxcsr:in */ 0,                                                                         \
               /*128:out  */ X86_MXCSR_IE,                                                              \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ true, true },                                                              \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_QNAN_MAX(0), FP64_RAND_V2(1), FP64_RAND_V3(0), FP64_RAND_V1(1) } }, \
             { /*src1     */ { FP64_SNAN(0),     FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V3(0) } }, \
@@ -1888,6 +1732,5 @@
               /*mxcsr:in */ 0,                                                                         \
               /*128:out  */ X86_MXCSR_IE,                                                              \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ true, true },                                                              \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_QNAN_V0(0),  FP64_RAND_V1(1), FP64_RAND_V3(0), FP64_RAND_V1(1) } }, \
             { /*src1     */ { FP64_SNAN_MAX(0), FP64_RAND_V3(0), FP64_RAND_V3(0), FP64_RAND_V2(1) } }, \
@@ -1895,6 +1738,5 @@
               /*mxcsr:in */ 0,                                                                         \
               /*128:out  */ X86_MXCSR_IE,                                                              \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ true, true },                                                              \
+              /*256:out  */ -1 },                                                                      \
     /* SNan, QNan (Unmasked). */                                                                       \
           { { /*src2     */ { FP64_SNAN(0), FP64_RAND_V2(1), FP64_RAND_V3(0), FP64_RAND_V1(1) } },     \
@@ -1903,6 +1745,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,                                                              \
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,                                               \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ true, true },                                                              \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_SNAN(0),     FP64_RAND_V1(1), FP64_RAND_V3(0), FP64_RAND_V1(1) } }, \
             { /*src1     */ { FP64_QNAN_MAX(0), FP64_RAND_V2(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } }, \
@@ -1910,6 +1751,5 @@
               /*mxcsr:in */ 0,                                                                         \
               /*128:out  */ X86_MXCSR_IE,                                                              \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ true, true },                                                              \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_SNAN_V1(0), FP64_RAND_V1(1), FP64_RAND_V0(1), FP64_RAND_V2(0) } },  \
             { /*src1     */ { FP64_QNAN_V1(0), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V2(1) } },  \
@@ -1917,6 +1757,5 @@
               /*mxcsr:in */ 0,                                                                         \
               /*128:out  */ X86_MXCSR_IE,                                                              \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ true, true },                                                              \
+              /*256:out  */ -1 },                                                                      \
     /* SNan, SNan (Unmasked). */                                                                       \
           { { /*src2     */ { FP64_SNAN(0), FP64_RAND_V1(1), FP64_RAND_V0(1), FP64_RAND_V2(0) } },     \
@@ -1925,6 +1764,5 @@
               /*mxcsr:in */ 0,                                                                         \
               /*128:out  */ X86_MXCSR_IE,                                                              \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ true, true },                                                              \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_SNAN(0),     FP64_RAND_V1(0), FP64_RAND_V0(1), FP64_RAND_V2(1) } }, \
             { /*src1     */ { FP64_SNAN_MAX(0), FP64_RAND_V0(0), FP64_RAND_V3(0), FP64_RAND_V0(1) } }, \
@@ -1932,6 +1770,5 @@
               /*mxcsr:in */ 0,                                                                         \
               /*128:out  */ X86_MXCSR_IE,                                                              \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ true, true },                                                              \
+              /*256:out  */ -1 },                                                                      \
           { { /*src2     */ { FP64_SNAN_V1(0), FP64_RAND_V1(1), FP64_RAND_V1(1), FP64_RAND_V2(0) } },  \
             { /*src1     */ { FP64_SNAN_V2(0), FP64_RAND_V2(1), FP64_RAND_V3(1), FP64_RAND_V1(1) } },  \
@@ -1939,6 +1776,5 @@
               /*mxcsr:in */ 0,                                                                         \
               /*128:out  */ X86_MXCSR_IE,                                                              \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ true, true },                                                              \
+              /*256:out  */ -1 },                                                                      \
     /* QNan, Normal (Unmasked). */                                                                     \
           { { /*src2     */ { FP64_QNAN(0), FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V2(0) } },     \
@@ -1947,6 +1783,5 @@
               /*mxcsr:in */ 0,                                                                         \
               /*128:out  */ X86_MXCSR_IE,                                                              \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ true, true },                                                              \
+              /*256:out  */ -1 },                                                                      \
     /* SNan, Normal (Unmasked). */                                                                     \
           { { /*src2     */ { FP64_SNAN(1), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V2(0) } },     \
@@ -1955,6 +1790,5 @@
               /*mxcsr:in */ 0,                                                                         \
               /*128:out  */ X86_MXCSR_IE,                                                              \
-              /*256:out  */ -1,                                                                        \
-              /*xcpt?    */ true, true },                                                              \
+              /*256:out  */ -1 },                                                                      \
 
 
@@ -2485,6 +2319,4 @@
     uint32_t            u128ExpectedMxCsr;      /**< Expected MXCSR for a 128-bit instruction. */
     uint32_t            u256ExpectedMxCsr;      /**< Expected MXCSR for a 256-bit instructions. */
-    uint8_t             f128FpXcptExpected;     /**< Whether a floating-point exception is expected for a 128-bit instruction. */
-    uint8_t             f256FpXcptExpected;     /**< Whether a floating-point exception is expected for a 256-bit instruction. */
     uint8_t             afPadding[2];           /**< Alignment padding. */
 } BS3CPUINSTR4_TEST1_VALUES_T;
@@ -2502,6 +2334,4 @@
     uint32_t            u128ExpectedMxCsr;      /**< Expected MXCSR for a 128-bit instruction. */
     uint32_t            u256ExpectedMxCsr;      /**< Expected MXCSR for a 256-bit instructions. */
-    uint8_t             f128FpXcptExpected;     /**< Whether a floating-point exception is expected for a 128-bit instruction. */
-    uint8_t             f256FpXcptExpected;     /**< Whether a floating-point exception is expected for a 256-bit instruction. */
     uint8_t             afPadding[2];           /**< Alignment padding. */
 } BS3CPUINSTR4_TEST1_VALUES_PS_T;
@@ -2513,6 +2343,4 @@
 AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_PS_T, u128ExpectedMxCsr,  BS3CPUINSTR4_TEST1_VALUES_T, u128ExpectedMxCsr);
 AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_PS_T, u256ExpectedMxCsr,  BS3CPUINSTR4_TEST1_VALUES_T, u256ExpectedMxCsr);
-AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_PS_T, f128FpXcptExpected, BS3CPUINSTR4_TEST1_VALUES_T, f128FpXcptExpected);
-AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_PS_T, f256FpXcptExpected, BS3CPUINSTR4_TEST1_VALUES_T, f256FpXcptExpected);
 
 /*
@@ -2528,6 +2356,4 @@
     uint32_t            u128ExpectedMxCsr;      /**< Expected MXCSR for a 128-bit instruction. */
     uint32_t            u256ExpectedMxCsr;      /**< Expected MXCSR for a 256-bit instructions. */
-    uint8_t             f128FpXcptExpected;     /**< Whether a floating-point exception is expected for a 128-bit instruction. */
-    uint8_t             f256FpXcptExpected;     /**< Whether a floating-point exception is expected for a 256-bit instruction. */
     uint8_t             afPadding[2];           /**< Alignment padding. */
 } BS3CPUINSTR4_TEST1_VALUES_PD_T;
@@ -2539,6 +2365,4 @@
 AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_PD_T, u128ExpectedMxCsr,  BS3CPUINSTR4_TEST1_VALUES_T, u128ExpectedMxCsr);
 AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_PD_T, u256ExpectedMxCsr,  BS3CPUINSTR4_TEST1_VALUES_T, u256ExpectedMxCsr);
-AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_PD_T, f128FpXcptExpected, BS3CPUINSTR4_TEST1_VALUES_T, f128FpXcptExpected);
-AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_PD_T, f256FpXcptExpected, BS3CPUINSTR4_TEST1_VALUES_T, f256FpXcptExpected);
 
 /*
@@ -2554,6 +2378,4 @@
     uint32_t            u128ExpectedMxCsr;      /**< Expected MXCSR for a 128-bit instruction. */
     uint32_t            u256ExpectedMxCsr;      /**< Expected MXCSR for a 256-bit instructions. */
-    uint8_t             f128FpXcptExpected;     /**< Whether a floating-point exception is expected for a 128-bit instruction. */
-    uint8_t             f256FpXcptExpected;     /**< Whether a floating-point exception is expected for a 256-bit instruction. */
     uint8_t             afPadding[2];           /**< Alignment padding. */
 } BS3CPUINSTR4_TEST1_VALUES_SS_T;
@@ -2565,6 +2387,4 @@
 AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_SS_T, u128ExpectedMxCsr,  BS3CPUINSTR4_TEST1_VALUES_T, u128ExpectedMxCsr);
 AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_SS_T, u256ExpectedMxCsr,  BS3CPUINSTR4_TEST1_VALUES_T, u256ExpectedMxCsr);
-AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_SS_T, f128FpXcptExpected, BS3CPUINSTR4_TEST1_VALUES_T, f128FpXcptExpected);
-AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_SS_T, f256FpXcptExpected, BS3CPUINSTR4_TEST1_VALUES_T, f256FpXcptExpected);
 
 /*
@@ -2580,6 +2400,4 @@
     uint32_t            u128ExpectedMxCsr;      /**< Expected MXCSR for a 128-bit instruction. */
     uint32_t            u256ExpectedMxCsr;      /**< Expected MXCSR for a 256-bit instructions. */
-    uint8_t             f128FpXcptExpected;     /**< Whether a floating-point exception is expected for a 128-bit instruction. */
-    uint8_t             f256FpXcptExpected;     /**< Whether a floating-point exception is expected for a 256-bit instruction. */
     uint8_t             afPadding[2];           /**< Alignment padding. */
 } BS3CPUINSTR4_TEST1_VALUES_SD_T;
@@ -2591,6 +2409,4 @@
 AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_SD_T, u128ExpectedMxCsr,  BS3CPUINSTR4_TEST1_VALUES_T, u128ExpectedMxCsr);
 AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_SD_T, u256ExpectedMxCsr,  BS3CPUINSTR4_TEST1_VALUES_T, u256ExpectedMxCsr);
-AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_SD_T, f128FpXcptExpected, BS3CPUINSTR4_TEST1_VALUES_T, f128FpXcptExpected);
-AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_SD_T, f256FpXcptExpected, BS3CPUINSTR4_TEST1_VALUES_T, f256FpXcptExpected);
 
 /*
@@ -2606,6 +2422,4 @@
     uint32_t            u128ExpectedMxCsr;      /**< Expected MXCSR for a 128-bit instruction. */
     uint32_t            u256ExpectedMxCsr;      /**< Expected MXCSR for a 256-bit instructions. */
-    uint8_t             f128FpXcptExpected;     /**< Whether a floating-point exception is expected for a 128-bit instruction. */
-    uint8_t             f256FpXcptExpected;     /**< Whether a floating-point exception is expected for a 256-bit instruction. */
     uint8_t             afPadding[2];           /**< Alignment padding. */
 } BS3CPUINSTR4_TEST1_VALUES_SQ_T;
@@ -2617,6 +2431,4 @@
 AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_SQ_T, u128ExpectedMxCsr,  BS3CPUINSTR4_TEST1_VALUES_T, u128ExpectedMxCsr);
 AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_SQ_T, u256ExpectedMxCsr,  BS3CPUINSTR4_TEST1_VALUES_T, u256ExpectedMxCsr);
-AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_SQ_T, f128FpXcptExpected, BS3CPUINSTR4_TEST1_VALUES_T, f128FpXcptExpected);
-AssertCompileMembersSameSizeAndOffset(BS3CPUINSTR4_TEST1_VALUES_SQ_T, f256FpXcptExpected, BS3CPUINSTR4_TEST1_VALUES_T, f256FpXcptExpected);
 
 typedef struct BS3CPUINSTR4_TEST1_T
@@ -3257,6 +3069,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -3264,6 +3075,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1) } },
@@ -3271,6 +3081,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1) } },
@@ -3278,6 +3087,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1) } },
@@ -3285,6 +3093,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP },
     /*
      * Infinity.
@@ -3295,6 +3102,5 @@
               /*mxcsr:in */ X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_IM | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_IM | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_IM | X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1),  FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(0),  FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -3302,6 +3108,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(0),  FP32_0(1), FP32_0(1), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1),  FP32_0(1), FP32_0(1), FP32_0(0) } },
@@ -3309,6 +3114,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(0)  } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1)  } },
@@ -3316,6 +3120,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
           { { /*src2     */ { FP32_INF(0),  FP32_INF(1),  FP32_0(0), FP32_INF(1),  FP32_0(1), FP32_INF(1),  FP32_INF(1),  FP32_INF(0)  } },
             { /*src1     */ { FP32_INF(1),  FP32_INF(0),  FP32_0(1), FP32_INF(0),  FP32_0(0), FP32_INF(0),  FP32_INF(0),  FP32_INF(1)  } },
@@ -3323,6 +3126,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
     /*
      * Overflow, Precision.
@@ -3333,6 +3135,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -3340,6 +3141,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0), FP32_0(1), FP32_0(0), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_0(1), FP32_0(1), FP32_NORM_MAX(0) } },
@@ -3347,6 +3147,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0), FP32_0(1), FP32_0(0), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_0(1), FP32_0(1), FP32_NORM_MAX(0) } },
@@ -3354,6 +3153,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(1),                    FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1),                    FP32_0(0), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(1),                    FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1),                    FP32_0(0), FP32_NORM_MAX(0) } },
@@ -3361,6 +3159,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(1),                    FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1),                    FP32_0(0), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(1),                    FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1),                    FP32_0(0), FP32_NORM_MAX(0) } },
@@ -3368,6 +3165,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MIN(1),                    FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1)                    } },
             { /*src1     */ { FP32_NORM_MIN(1),                    FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(0), FP32_0(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MIN(1)                    } },
@@ -3375,6 +3171,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MIN(1),                    FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1)                    } },
             { /*src1     */ { FP32_NORM_MIN(1),                    FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(0), FP32_0(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MIN(1)                    } },
@@ -3382,6 +3177,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -3389,6 +3183,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -3396,6 +3189,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -3403,6 +3195,5 @@
               /*mxcsr:in */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -3410,6 +3201,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0),                            FP32_NORM_MAX(0), FP32_0(0), FP32_NORM_SAFE_INT_MAX(0),                                FP32_NORM_SAFE_INT_MIN(0),                            FP32_NORM_MAX(0), FP32_0(0), FP32_NORM_SAFE_INT_MAX(1)                                } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0),                            FP32_NORM_MAX(1), FP32_0(0), FP32_NORM_SAFE_INT_MAX(0),                                FP32_NORM_SAFE_INT_MAX(0),                            FP32_NORM_MAX(1), FP32_0(0), FP32_NORM_SAFE_INT_MAX(1)                                } },
@@ -3417,6 +3207,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_PE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_PE },
     /*
      * Normals.
@@ -3427,6 +3216,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_V1(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_V1(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_NORM_V1(1), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_V1(1), FP32_0(0), FP32_0(0) } },
@@ -3434,6 +3222,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_V(0, 0x5c0000, 0x84)/*55*/, FP32_V(0, 0x2514d6, 0x93)/*1352346.75*/, FP32_0(0), FP32_V(0, 0x5c0000, 0x84)/*55*/, FP32_V(0, 0x2514d6, 0x93)/*1352346.75*/, FP32_V(0, 0x534000, 0x86)/*211.25*/, FP32_0(0) } },
             { /*src1     */ { FP32_V(0, 0x1ea980, 0x8f)/*  81235*/, FP32_V(0, 0x600000, 0x81)/* 7*/, FP32_V(0, 0x7c9000, 0x88)/*   1010.25*/, FP32_0(0), FP32_V(0, 0x600000, 0x81)/* 7*/, FP32_V(0, 0x7c9000, 0x88)/*   1010.25*/, FP32_1(1)                /*- 1.00*/, FP32_0(0) } },
@@ -3441,6 +3228,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_V(0, 0x3c614e, 0x96)/*12345678*/, FP32_0(0), FP32_0(0), FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_V(0, 0x3c614e, 0x96)/*12345678*/, FP32_1(1), FP32_0(0) } },
             { /*src1     */ { FP32_V(1, 0x712060, 0x92)/*- 987654*/, FP32_V(0, 0x3c614e, 0x96)/*12345678*/, FP32_0(0), FP32_1(0), FP32_V(1, 0x712060, 0x92)/*- 987654*/, FP32_V(0, 0x3c614e, 0x96)/*12345678*/, FP32_1(0), FP32_1(0) } },
@@ -3448,6 +3234,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ },
           { { /*src2     */ { FP32_V(0, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_NORM_SAFE_INT_MAX(0),                                FP32_1(0), FP32_1(1), FP32_V(0, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_NORM_SAFE_INT_MAX(0),                                FP32_0(1), FP32_0(0) } },
             { /*src1     */ { FP32_1(0),                                                FP32_1(1),                                                FP32_1(1), FP32_1(0), FP32_1(0),                                                FP32_1(1),                                                FP32_0(1), FP32_0(0) } },
@@ -3455,6 +3240,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0),               FP32_1(1),                               FP32_0(1), FP32_1(1),  FP32_0(1), FP32_1(1), FP32_NORM_SAFE_INT_MAX(0),               FP32_1(1)                               } },
             { /*src1     */ { FP32_1(0),                               FP32_NORM_SAFE_INT_MAX(1),               FP32_0(1), FP32_0(1),  FP32_0(1), FP32_0(1), FP32_1(0),                               FP32_NORM_SAFE_INT_MAX(1)               } },
@@ -3462,6 +3246,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_0(0),                 FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(0),               FP32_NORM_SAFE_INT_MIN(0), FP32_0(0),                 FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(0)               } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MIN(1), FP32_0(0),                 FP32_NORM_SAFE_INT_MIN(0),               FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MIN(1), FP32_0(0),                 FP32_NORM_SAFE_INT_MIN(0)               } },
@@ -3469,6 +3252,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_V(0, 0x600000, 0x7e)/*      0.875*/, FP32_V(0, 0x3ce348, 0x90)/*193421.125*/, FP32_V(0, 0x6423f2, 0x92)/*934463.125*/, FP32_NORM_SAFE_INT_MIN(1),               FP32_NORM_SAFE_INT_MIN(0),                FP32_V(0, 0x16b43a, 0x93)/*1234567.25*/, FP32_V(0, 0x792318, 0x91)/*510232.75*/, FP32_V(0, 0x600000, 0x7e)/*      0.875*/ } },
             { /*src1     */ { FP32_V(0, 0x769b50, 0x92)/*1010101.000*/, FP32_V(0, 0x430ebc, 0x91)/*399477.875*/, FP32_V(1, 0x0a19f0, 0x8f)/*-70707.875*/, FP32_NORM_SAFE_INT_MIN(1),               FP32_NORM_SAFE_INT_MIN(0),                FP32_V(0, 0x00c6d3, 0x94)/*2109876.75*/, FP32_V(1, 0x316740, 0x8e)/*-45415.25*/, FP32_V(0, 0x769b50, 0x92)/*1010101.000*/ } },
@@ -3476,6 +3258,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_DOWN },
    /*
     * Denormals.
@@ -3486,6 +3267,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out *AND* different output values */
  /*--|32*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0)         } },
@@ -3495,6 +3275,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*32|33*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0)         } },
@@ -3503,6 +3282,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0) } },
@@ -3510,6 +3288,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|35*/{ { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0) } },
@@ -3518,6 +3295,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*34|36*/{ { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0) } },
@@ -3526,6 +3302,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0) } },
@@ -3533,6 +3308,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -3540,6 +3314,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out *AND* different output values */
  /*--|39*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -3549,6 +3322,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*37|40*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -3557,6 +3329,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_DENORM_MAX(1) } },
             { /*src1     */ { FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0)          } },
@@ -3564,6 +3335,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0) } },
@@ -3571,6 +3341,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
     /** @todo More Denormals. */
     /*
@@ -3647,6 +3416,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -3654,6 +3422,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ },
           { { /*src2     */ { FP64_0(0), FP64_0(1), FP64_0(1), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(1), FP64_0(1), FP64_0(0) } },
@@ -3661,6 +3428,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(1), FP64_0(1) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(1), FP64_0(1) } },
@@ -3668,6 +3434,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ },
           { { /*src2     */ { FP64_0(1), FP64_0(0), FP64_0(1), FP64_0(0) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(1), FP64_0(0) } },
@@ -3675,6 +3440,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
     /*
      * Infinity.
@@ -3685,6 +3449,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_IE },
           { { /*src2     */ { FP64_0(0), FP64_INF(1),  FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_INF(0),  FP64_0(0), FP64_0(0) } },
@@ -3692,6 +3455,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE },
           { { /*src2     */ { FP64_0(0), FP64_INF(1),  FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_INF(0),  FP64_0(0), FP64_0(0) } },
@@ -3699,6 +3461,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(0),  FP64_INF(1),  FP64_0(0), FP64_INF(1) } },
             { /*src1     */ { FP64_INF(1),  FP64_INF(0),  FP64_0(0), FP64_INF(0) } },
@@ -3706,6 +3467,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
           { { /*src2     */ { FP64_V(0, 0,               0x3fd)/*0.25*/, FP64_0(1), FP64_0(0), FP64_INF(1) } },
             { /*src1     */ { FP64_V(0, 0,               0x3fe)/*0.50*/, FP64_0(1), FP64_0(0), FP64_INF(0) } },
@@ -3713,6 +3473,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
     /*
      * Overflow, Precision.
@@ -3723,6 +3482,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*256:out  */ X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */ },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_0(0), FP64_0(0) } },
@@ -3730,6 +3488,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*256:out  */ X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */ },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MIN(1),                     FP64_0(0), FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_NORM_MIN(1),                     FP64_0(0), FP64_NORM_MAX(0) } },
@@ -3737,6 +3494,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */ },
           { { /*src2     */ { FP64_NORM_MIN(1),                     FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_0(0) } },
             { /*src1     */ { FP64_NORM_MIN(1),                     FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_0(0) } },
@@ -3744,6 +3500,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */ },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MAX(0) } },
@@ -3751,6 +3506,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */ },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0),                            FP64_NORM_MAX(0), FP64_0(0), FP64_NORM_SAFE_INT_MAX(1)                                } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0),                            FP64_NORM_MAX(1), FP64_0(0), FP64_NORM_SAFE_INT_MAX(1)                                } },
@@ -3758,6 +3512,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE },
     /*
      * Normals.
@@ -3768,6 +3521,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP64_V(0, 0,               0x409)/*1024*/, FP64_V(0, 0xb800000000000, 0x404)/*55*/, FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_V(0, 0,               0x408)/* 512*/, FP64_V(0, 0xc000000000000, 0x401)/* 7*/, FP64_0(0), FP64_0(0) } },
@@ -3775,6 +3527,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_V(0, 0x26580b4800000, 0x41d)/* 1234567890*/, FP64_V(0, 0xd6f3458800000, 0x41c)/*987654321*/, FP64_0(0), FP64_V(0, 0xcf0033a34f337, 0x432)/*4072598000007579.5*/ } },
             { /*src1     */ { FP64_V(1, 0x26580b4800000, 0x41d)/*-1234567890*/, FP64_V(1, 0x9000000000000, 0x405)/*     -100*/, FP64_0(0), FP64_V(0, 0xd6eca42000000, 0x419)/*       123450000.5*/ } },
@@ -3782,6 +3533,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP64_V(0, FP64_FRAC_NORM_MAX - 1, FP64_EXP_SAFE_INT_MAX), FP64_NORM_SAFE_INT_MAX(0),                                FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_1(0),                                                FP64_1(1),                                                FP64_0(0), FP64_0(0) } },
@@ -3789,6 +3539,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MAX(0),               FP64_1(1),                               FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_1(0),                               FP64_NORM_SAFE_INT_MAX(1),               FP64_0(0), FP64_0(0) } },
@@ -3796,6 +3545,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0), FP64_0(0),                 FP64_NORM_SAFE_INT_MIN(0), FP64_NORM_SAFE_INT_MIN(0)               } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MIN(1), FP64_NORM_SAFE_INT_MIN(1), FP64_0(0),                 FP64_NORM_SAFE_INT_MIN(0)               } },
@@ -3803,6 +3551,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/, FP64_0(0), FP64_0(0), FP64_NORM_SAFE_INT_MIN(1)               } },
             { /*src1     */ { FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/, FP64_0(0), FP64_0(0), FP64_NORM_SAFE_INT_MIN(1)               } },
@@ -3810,6 +3557,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_V(0, 0xc000000000000, 0x3ff)/* 1.75*/, FP64_NORM_MAX(0), FP64_0(0), FP64_V(0, 0,               0x3fd)/*0.25*/ } },
             { /*src1     */ { FP64_V(1, 0,               0x3fd)/*-0.25*/, FP64_NORM_MAX(1), FP64_0(0), FP64_V(0, 0,               0x3fe)/*0.50*/ } },
@@ -3817,6 +3563,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Denormals.
@@ -3827,6 +3572,5 @@
               /*mxcsr:in */ 0,                            /* DM off, UM can vary */
               /*128:out  */ BS3_MXCSR_DM_FIXED | X86_MXCSR_DE,
-              /*256:out  */ BS3_MXCSR_DM_FIXED | X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ BS3_MXCSR_DM_FIXED | X86_MXCSR_DE },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|25*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -3835,6 +3579,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,                 /* DM on,  UM off */
               /*128:out  */ X86_MXCSR_DM | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED | X86_MXCSR_DE | X86_MXCSR_UE,
-              /*256:out  */ X86_MXCSR_DM | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED | X86_MXCSR_DE | X86_MXCSR_UE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED | X86_MXCSR_DE | X86_MXCSR_UE },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*25|26*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -3843,6 +3586,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,  /* DM on,  UM on */
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED | X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED | X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED | X86_MXCSR_DE },
  /*26|27*/{ { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0),          FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_DENORM_MAX(0), FP64_0(0) } },
@@ -3850,6 +3592,5 @@
               /*mxcsr:in */ 0,                            /* DM off, UM can vary */
               /*128:out  */ 0,
-              /*256:out  */ BS3_MXCSR_DM_FIXED | X86_MXCSR_DE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ BS3_MXCSR_DM_FIXED | X86_MXCSR_DE },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|28*/{ { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0),          FP64_0(0) } },
@@ -3858,6 +3599,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,                 /* DM on,  UM off */
               /*128:out  */ X86_MXCSR_DM,
-              /*256:out  */ X86_MXCSR_DM | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED | X86_MXCSR_DE | X86_MXCSR_UE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED | X86_MXCSR_DE | X86_MXCSR_UE },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*27|29*/{ { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0),          FP64_0(0) } },
@@ -3866,6 +3606,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,  /* DM on,  UM on */
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED | X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED | X86_MXCSR_DE },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0) } },
@@ -3873,6 +3612,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
     /** @todo More denormals. */
     /*
@@ -3949,6 +3687,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V0 } },
@@ -3956,6 +3693,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V2 } },
@@ -3963,6 +3699,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(1), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_0(1), FP32_RAND_x7_V4 } },
@@ -3970,6 +3705,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V6 } },
@@ -3977,6 +3711,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V5 } },
@@ -3984,6 +3717,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Infinity.
@@ -3994,6 +3726,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0),  FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_INF(1),  FP32_RAND_x7_V2 } },
@@ -4001,6 +3732,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1),  FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_INF(0),  FP32_RAND_x7_V5 } },
@@ -4008,6 +3738,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0),  FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_INF(1),  FP32_RAND_x7_V3 } },
@@ -4015,6 +3744,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0),  FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_INF(1),  FP32_RAND_x7_V5 } },
@@ -4022,6 +3750,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1),  FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_INF(0),  FP32_RAND_x7_V3 } },
@@ -4029,6 +3756,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
     /*
      * Overflow, Precision.
@@ -4039,6 +3765,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V5 } },
@@ -4046,6 +3771,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V0 } },
@@ -4053,6 +3777,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V1 } },
@@ -4060,6 +3783,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PE | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_RAND_V0(1),  FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V1 } },
@@ -4067,6 +3789,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V1 } },
@@ -4074,6 +3795,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V2 } },
@@ -4081,6 +3801,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0),                            FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0),                            FP32_RAND_x7_V0 } },
@@ -4088,6 +3807,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(1),                            FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(1),                            FP32_RAND_x7_V4 } },
@@ -4095,6 +3813,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
     /*
      * Normals.
@@ -4105,6 +3822,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V3 } },
@@ -4112,6 +3828,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_V(0, 0x1ea980, 0x8f)/*  81235*/, FP32_RAND_x7_V1 } },
@@ -4119,6 +3834,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x2514d6, 0x93)/*1352346.75*/, FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_V(0, 0x7c9000, 0x88)/*   1010.25*/, FP32_RAND_x7_V3 } },
@@ -4126,6 +3840,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_V(1, 0x712060, 0x92)/*- 987654*/, FP32_RAND_x7_V5 } },
@@ -4133,6 +3846,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_1(0),                                                FP32_RAND_x7_V2 } },
@@ -4140,6 +3852,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0),                                FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_1(1),                                                FP32_RAND_x7_V3 } },
@@ -4147,6 +3858,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x600000, 0x7e)/*      0.875*/, FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_V(0, 0x769b50, 0x92)/*1010101.000*/, FP32_RAND_x7_V1 } },
@@ -4154,6 +3864,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MIN(1), FP32_RAND_x7_V3 } },
@@ -4161,6 +3870,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Denormals.
@@ -4171,6 +3879,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out *AND* different output values */
  /*--|31*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V5 } },
@@ -4180,6 +3887,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*31|32*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V1 } },
@@ -4188,6 +3894,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),          FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V5 } },
@@ -4195,6 +3900,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),          FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V2 } },
@@ -4202,6 +3906,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),          FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V3 } },
@@ -4209,6 +3912,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V1 } },
@@ -4216,6 +3918,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
     /** @todo More denormals etc. */
     /*
@@ -4281,6 +3982,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V2(1) } },
@@ -4288,6 +3988,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V1(0), FP64_RAND_V2(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V2(1) } },
@@ -4295,6 +3994,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(1), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_0(1), FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V0(0) } },
@@ -4302,6 +4000,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V3(1), FP64_RAND_V1(0), FP64_RAND_V0(0) } },
@@ -4309,6 +4006,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V3(1), FP64_RAND_V0(0), FP64_RAND_V2(1) } },
@@ -4316,6 +4012,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Infinity.
@@ -4326,6 +4021,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0),  FP64_RAND_V1(0), FP64_RAND_V2(0), FP32_RAND_V3(1) } },
             { /*src1     */ { FP64_INF(1),  FP64_RAND_V0(0), FP64_RAND_V1(1), FP32_RAND_V1(1) } },
@@ -4333,6 +4027,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1),  FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_INF(0),  FP64_RAND_V1(1), FP64_RAND_V1(0), FP64_RAND_V0(1) } },
@@ -4340,6 +4033,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0),  FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_INF(1),  FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V1(0) } },
@@ -4347,6 +4039,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0),  FP64_RAND_V0(0), FP64_RAND_V0(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(1),  FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V1(0) } },
@@ -4354,6 +4045,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1),  FP64_0(0), FP64_0(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_INF(0),  FP64_0(1), FP64_0(1), FP64_RAND_V1(1) } },
@@ -4361,6 +4051,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
     /*
      * Overflow, Precision.
@@ -4371,6 +4060,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(1), FP64_0(0), FP64_0(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_0(1), FP64_0(1), FP64_RAND_V1(1) } },
@@ -4378,6 +4066,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
@@ -4385,6 +4072,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
@@ -4392,6 +4078,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_RAND_V0(1),  FP64_RAND_V1(0), FP64_RAND_V1(0), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_RAND_V2(0), FP64_RAND_V0(1), FP64_RAND_V1(0) } },
@@ -4399,6 +4084,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(1), FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
@@ -4406,6 +4090,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(1), FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
@@ -4413,6 +4096,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0),                            FP64_RAND_V1(1), FP64_RAND_V3(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0),                            FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
@@ -4420,6 +4102,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(1),                            FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(1),                            FP64_RAND_V2(1), FP64_RAND_V0(1), FP64_RAND_V1(0) } },
@@ -4427,6 +4108,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
     /*
      * Normals.
@@ -4437,6 +4117,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0,               0x409)/*1024*/, FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_V(0, 0,               0x408)/* 512*/, FP64_RAND_V2(1), FP64_RAND_V1(1), FP64_RAND_V3(0) } },
@@ -4444,6 +4123,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xb800000000000, 0x404)/*55*/, FP64_RAND_V2(1), FP64_RAND_V1(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_V(0, 0xc000000000000, 0x401)/* 7*/, FP64_RAND_V1(1), FP64_RAND_V3(1), FP64_RAND_V2(0) } },
@@ -4451,6 +4129,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0x26580b4800000, 0x41d)/* 1234567890*/, FP64_RAND_V0(1), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_V(1, 0x26580b4800000, 0x41d)/*-1234567890*/, FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
@@ -4458,6 +4135,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xd6f3458800000, 0x41c)/*987654321*/, FP64_RAND_V2(1), FP64_RAND_V1(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_V(1, 0x9000000000000, 0x405)/*     -100*/, FP64_RAND_V1(1), FP64_RAND_V3(1), FP64_RAND_V2(0) } },
@@ -4465,6 +4141,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xcf0033a34f337, 0x432)/*4072598000007579.5*/, FP64_RAND_V0(1), FP64_RAND_V2(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_V(0, 0xd6eca42000000, 0x419)/*       123450000.5*/, FP64_RAND_V3(1), FP64_RAND_V0(0), FP64_RAND_V1(0) } },
@@ -4472,6 +4147,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, FP64_FRAC_NORM_MAX - 1, FP64_EXP_SAFE_INT_MAX), FP64_RAND_V1(0), FP64_RAND_V2(0), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_1(0),                                                FP64_RAND_V2(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
@@ -4479,6 +4153,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MAX(0),               FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(0) } },
             { /*src1     */ { FP64_1(0),                               FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
@@ -4486,6 +4159,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_1(1),                               FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(1),               FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
@@ -4493,6 +4165,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0), FP64_RAND_V2(1), FP64_RAND_V2(0), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MIN(1), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V1(1) } },
@@ -4500,6 +4171,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/, FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/, FP64_RAND_V2(0), FP64_RAND_V3(1), FP64_RAND_V1(1) } },
@@ -4507,6 +4177,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Denormals.
@@ -4517,6 +4186,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out *AND* different output values */
  /*--|33*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_SNAN(0), FP64_SNAN(0), FP64_QNAN(0) } },
@@ -4526,6 +4194,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*33|34*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_SNAN(0), FP64_SNAN(0), FP64_QNAN(0) } },
@@ -4534,6 +4201,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0),          FP64_SNAN(1), FP64_INF(0),  FP64_SNAN(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_INF(0),  FP64_SNAN(1), FP64_QNAN(0) } },
@@ -4541,6 +4207,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out */
  /*--|36*/{ { /*src2     */ { FP64_0(0),          FP64_SNAN(1), FP64_INF(0),  FP64_SNAN(0) } },
@@ -4549,6 +4214,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*35|37*/{ { /*src2     */ { FP64_0(0),          FP64_SNAN(1), FP64_INF(0),  FP64_SNAN(0) } },
@@ -4557,6 +4221,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0) } },
@@ -4564,6 +4227,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           /** @todo More Denormals. */
     /*
@@ -4629,6 +4291,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -4636,6 +4297,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1) } },
@@ -4643,6 +4303,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1) } },
@@ -4650,6 +4309,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1) } },
@@ -4657,6 +4315,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Infinity.
@@ -4667,6 +4324,5 @@
               /*mxcsr:in */ X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_IM | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_IM | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_IM | X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1),  FP32_INF(1), FP32_0(0),   FP32_0(0)   } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1),  FP32_INF(0), FP32_INF(0), FP32_INF(0) } },
@@ -4674,6 +4330,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },
           { { /*src2     */ { FP32_INF(0),  FP32_INF(1), FP32_INF(0),  FP32_INF(1),  FP32_INF(1),  FP32_INF(1), FP32_0(0),   FP32_0(0)   } },
             { /*src1     */ { FP32_INF(1),  FP32_INF(0), FP32_0(0),    FP32_0(0),    FP32_INF(1),  FP32_INF(0), FP32_INF(0), FP32_INF(0) } },
@@ -4681,6 +4336,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_IE },
           { { /*src2     */ { FP32_INF(1),  FP32_INF(1), FP32_INF(0), FP32_0(0),   FP32_INF(1), FP32_INF(1), FP32_INF(0), FP32_0(0)   } },
             { /*src1     */ { FP32_INF(0),  FP32_INF(0), FP32_INF(1), FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0)   } },
@@ -4688,6 +4342,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_INF(0),  FP32_QNAN(1), FP32_INF(1),  FP32_QNAN(0), FP32_INF(1),  FP32_INF(1),  FP32_0(0),   FP32_0(0)   } },
             { /*src1     */ { FP32_INF(0),  FP32_QNAN(0), FP32_INF(1),  FP32_QNAN(0), FP32_INF(1),  FP32_QNAN(1), FP32_INF(0), FP32_INF(0) } },
@@ -4695,6 +4348,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
     /*
      * Overflow, Precision.
@@ -4705,6 +4357,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MAX(0),                                     FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(1),                                     FP32_NORM_MAX(1) } },
@@ -4712,6 +4363,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MAX(0),                                     FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(1),                                     FP32_NORM_MAX(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -4719,6 +4369,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MAX(0),                                     FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(1),                                     FP32_NORM_MAX(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -4726,6 +4375,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0),        FP32_0(0),        FP32_0(0), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_0(0), FP32_NORM_MAX(0) } },
@@ -4733,6 +4381,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0),        FP32_0(0),        FP32_0(0), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_0(0), FP32_NORM_MAX(0) } },
@@ -4740,6 +4387,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1),                     FP32_0(0),        FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0),                                     FP32_0(0),        FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0),                     FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MAX(0),                                     FP32_NORM_MIN(0), FP32_NORM_MAX(1) } },
@@ -4747,6 +4393,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1),                     FP32_0(0),        FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0),                                     FP32_0(0),        FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0),                     FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MAX(0),                                     FP32_NORM_MIN(0), FP32_NORM_MAX(1) } },
@@ -4754,6 +4399,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0),                     FP32_NORM_MAX(0),                     FP32_NORM_MAX(0), FP32_0(0),        FP32_0(0),        FP32_NORM_MAX(0),                     FP32_NORM_MIN(1), FP32_NORM_MIN(0) } },
             { /*src1     */ { FP32_NORM_MIN(1),                     FP32_NORM_MIN(1),                     FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_0(0),        FP32_NORM_MAX(1),                     FP32_NORM_MIN(1), FP32_NORM_MIN(1) } },
@@ -4761,6 +4405,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0),                     FP32_NORM_MAX(0),                     FP32_NORM_MAX(0), FP32_0(0),        FP32_0(0),        FP32_NORM_MAX(0),                     FP32_NORM_MIN(1), FP32_NORM_MIN(0) } },
             { /*src1     */ { FP32_NORM_MIN(1),                     FP32_NORM_MIN(1),                     FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_0(0),        FP32_NORM_MAX(1),                     FP32_NORM_MIN(1), FP32_NORM_MIN(1) } },
@@ -4768,6 +4411,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1) } },
@@ -4775,6 +4417,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1) } },
@@ -4782,6 +4423,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_MAX(0),                                         FP32_0(0),                 FP32_NORM_SAFE_INT_MAX(1), FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_MAX(0),          FP32_0(0),        FP32_NORM_SAFE_INT_MAX(1) } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_NORM_SAFE_INT_MIN(0),                                FP32_NORM_SAFE_INT_MAX(1), FP32_NORM_SAFE_INT_MAX(1), FP32_NORM_SAFE_INT_MAX(0), FP32_NORM_MAX(0),          FP32_0(0),        FP32_NORM_SAFE_INT_MAX(1) } },
@@ -4789,6 +4429,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_PE },
     /*
      * Normals.
@@ -4799,6 +4438,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_NORM_V1(1),  FP32_NORM_V1(0),  FP32_NORM_V4(1),  FP32_NORM_V4(0),  FP32_NORM_V1(1),  FP32_NORM_V1(0),  FP32_NORM_V2(1), FP32_NORM_V2(0) } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MIN(1), FP32_NORM_MIN(0), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_V3(0), FP32_NORM_V3(1) } },
@@ -4806,6 +4444,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_V(0, 0x5c0000, 0x84)/*     55*/, FP32_V(0, 0x600000, 0x81)/*      7.00*/, FP32_0(0),                            FP32_V(0, 0x5c0000, 0x84)/*   55.00*/, FP32_V(0, 0x253468, 0x93)/*1353357*/, FP32_V(1, 0x7c9000, 0x88)/*-1010.25*/, FP32_0(0),                               FP32_V(0, 0x534000, 0x86)/*211.25*/ } },
             { /*src1     */ { FP32_V(0, 0x669050, 0x93)/*1888778*/, FP32_V(1, 0x1ea980, 0x8f)/* -81235.00*/, FP32_V(0, 0x253468, 0x93)/*1353357*/, FP32_V(1, 0x7c9000, 0x88)/*-1010.25*/, FP32_V(0, 0x5c0000, 0x84)/*     55*/, FP32_V(0, 0x600000, 0x81)/*7*/,        FP32_V(0, 0x534000, 0x86)/*    211.25*/, FP32_1(1)                           } },
@@ -4813,6 +4450,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_V(0, 0x3c614e, 0x96)/*12345678*/, FP32_V(0, 0x3c614e, 0x96)/*12345678*/, FP32_0(0),                             FP32_NORM_V1(0), FP32_V(0, 0x3c614e, 0x97)/*24691356*/, FP32_V(1, 0x3c614e, 0x96)/*-12345678*/, FP32_0(0),                             FP32_1(1) } },
             { /*src1     */ { FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_V(1, 0x712060, 0x92)/* -987654*/, FP32_NORM_V3(1),                       FP32_0(0),       FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_V(1, 0x712060, 0x92)/*  -987654*/, FP32_0(0),                             FP32_1(0) } },
@@ -4820,6 +4456,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_1(0),                                                FP32_1(1),                                                FP32_1(1),                 FP32_0(0), FP32_1(0),                                                FP32_1(1),                                                FP32_1(1),                 FP32_0(0) } },
             { /*src1     */ { FP32_V(0, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_1(0),                                                FP32_NORM_SAFE_INT_MAX(0), FP32_1(1), FP32_V(0, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_1(0),                                                FP32_NORM_SAFE_INT_MAX(0), FP32_1(1) } },
@@ -4827,6 +4462,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0),               FP32_1(0),                               FP32_1(1),                               FP32_0(0), FP32_NORM_SAFE_INT_MAX(0),               FP32_1(0),                               FP32_1(1),                               FP32_0(0) } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0),               FP32_1(0),                               FP32_NORM_SAFE_INT_MAX(1),               FP32_1(1), FP32_NORM_SAFE_INT_MAX(0),               FP32_1(0),                               FP32_NORM_SAFE_INT_MAX(1),               FP32_1(1) } },
@@ -4834,6 +4468,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0),               FP32_1(0),                               FP32_1(1),                               FP32_0(0), FP32_NORM_SAFE_INT_MAX(0),               FP32_1(0),                               FP32_1(1),                               FP32_0(0) } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0),               FP32_1(0),                               FP32_NORM_SAFE_INT_MAX(1),               FP32_1(1), FP32_NORM_SAFE_INT_MAX(0),               FP32_1(0),                               FP32_NORM_SAFE_INT_MAX(1),               FP32_1(1) } },
@@ -4841,6 +4474,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ },
           { { /*src2     */ { FP32_V(0, 0x6423f2, 0x92)/* 934463.125*/, FP32_V(1, 0x0a19f0, 0x8f)/*-70707.875*/, FP32_NORM_SAFE_INT_MIN(1),               FP32_NORM_SAFE_INT_MIN(1),               FP32_NORM_SAFE_INT_MIN(0),               FP32_NORM_SAFE_INT_MIN(0),               FP32_V(0, 0x600000, 0x7e)/*     0.875*/, FP32_V(0, 0x769b50, 0x92)/*1010101.000*/ } },
             { /*src1     */ { FP32_V(0, 0x769b50, 0x92)/*1010101.000*/, FP32_V(0, 0x600000, 0x7e)/*     0.875*/, FP32_V(0, 0x430ebc, 0x91)/*399477.875*/, FP32_V(0, 0x3ce348, 0x90)/*193421.125*/, FP32_V(0, 0x16b43a, 0x93)/*1234567.25*/, FP32_V(0, 0x00c6d3, 0x94)/*2109876.75*/, FP32_V(0, 0x792318, 0x91)/*510232.750*/, FP32_V(1, 0x316740, 0x8e)/* -45415.250*/ } },
@@ -4848,6 +4480,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
     /*
      * Denormals.
@@ -4858,6 +4489,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out *AND* different output values */
  /*--|32*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0),          FP32_0(0),          FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0),          FP32_0(0),          FP32_0(0)          } },
@@ -4867,6 +4497,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*32|33*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0),          FP32_0(0),          FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0),          FP32_0(0),          FP32_0(0)          } },
@@ -4875,6 +4504,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DE | X86_MXCSR_DM | X86_MXCSR_UM | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_DM | X86_MXCSR_UM | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_DM | X86_MXCSR_UM | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0) } },
@@ -4882,6 +4510,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0) } },
@@ -4889,6 +4516,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -4896,6 +4522,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out *AND* different output values */
  /*--|37*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -4905,6 +4530,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*36|38*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -4913,6 +4537,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_DENORM_MAX(1) } },
             { /*src1     */ { FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0)          } },
@@ -4920,6 +4543,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0) } },
@@ -4927,6 +4549,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           /** @todo More Denormals. */
     /*
@@ -5003,6 +4624,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -5010,6 +4630,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -5017,6 +4636,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_0(1), FP64_0(0), FP64_0(1), FP64_0(1) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(1), FP64_0(0) } },
@@ -5024,6 +4642,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
             { /*src1     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
@@ -5031,6 +4648,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Infinity.
@@ -5041,6 +4657,5 @@
               /*mxcsr:in */ X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_IM | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_IM | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_IM | X86_MXCSR_IE },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_INF(1),  FP64_INF(1) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_INF(1),  FP64_INF(0) } },
@@ -5048,6 +4663,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(0),  FP64_INF(1),  FP64_INF(0), FP64_INF(1)  } },
             { /*src1     */ { FP64_INF(1),  FP64_INF(0),  FP64_0(0),   FP64_0(0)    } },
@@ -5055,6 +4669,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(1),  FP64_INF(1), FP64_INF(0), FP64_0(0)   } },
             { /*src1     */ { FP64_INF(0),  FP64_INF(0), FP64_INF(1), FP64_0(0)   } },
@@ -5062,6 +4675,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP64_INF(0),  FP64_QNAN(1), FP64_INF(1),  FP64_QNAN(0) } },
             { /*src1     */ { FP64_INF(0),  FP64_QNAN(0), FP64_INF(1),  FP64_QNAN(0) } },
@@ -5069,6 +4681,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
     /*
      * Overflow, Precision.
@@ -5079,6 +4690,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_MIN(1), FP64_NORM_MIN(1),                                     FP64_NORM_MAX(0), FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_NORM_MAX(1),                                     FP64_NORM_MAX(1), FP64_NORM_MAX(1) } },
@@ -5086,6 +4696,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_MAX(1), FP64_NORM_MAX(0), FP64_0(0),        FP64_0(0)        } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(1) } },
@@ -5093,6 +4702,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_0(0),                            FP64_NORM_MIN(1) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_MIN(1),                     FP64_NORM_MIN(1) } },
@@ -5100,6 +4708,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_0(0),                                            FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MIN(1), FP64_NORM_MAX(0), FP64_NORM_MIN(0),                                     FP64_NORM_MAX(1) } },
@@ -5107,6 +4714,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE },
           { { /*src2     */ { FP64_NORM_MAX(0),                     FP64_NORM_MAX(0), FP64_NORM_MAX(0),                     FP64_0(0)        } },
             { /*src1     */ { FP64_NORM_MIN(1),                     FP64_NORM_MIN(1), FP64_NORM_MIN(0),                     FP64_NORM_MIN(0) } },
@@ -5114,6 +4720,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_0(0),                                        FP64_NORM_MAX(0), FP64_NORM_MIN(1),                     FP64_NORM_MIN(0) } },
             { /*src1     */ { FP64_NORM_MAX(1),                                 FP64_NORM_MAX(1), FP64_NORM_MIN(1),                     FP64_NORM_MIN(1) } },
@@ -5121,6 +4726,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_NORM_MAX(0), FP64_NORM_MAX(0) } },
@@ -5128,6 +4732,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0), FP64_NORM_SAFE_INT_MAX(0), FP64_NORM_SAFE_INT_MAX(0), FP64_NORM_SAFE_INT_MAX(1) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_NORM_SAFE_INT_MIN(0), FP64_NORM_SAFE_INT_MAX(0), FP64_NORM_SAFE_INT_MIN(0) } },
@@ -5135,6 +4738,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_PE },
     /*
      * Normals.
@@ -5145,6 +4747,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_V(0, 0xb800000000000, 0x404)/*  55*/, FP64_V(0, 0xc000000000000, 0x401)/*  7*/, FP64_V(0, 0x26580b4800000, 0x41d)/*1234567890*/, FP64_V(1, 0x26580b4800000, 0x41d)/*-1234567890*/ } },
             { /*src1     */ { FP64_V(0, 0,               0x409)/*1024*/, FP64_V(0, 0,               0x408)/*512*/, FP64_V(0, 0xd6f3458800000, 0x41c)/* 987654321*/, FP64_V(1, 0x9000000000000, 0x405)/*       -100*/ } },
@@ -5152,6 +4753,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/, FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/, FP64_NORM_V2(1), FP64_NORM_V2(0) } },
             { /*src1     */ { FP64_V(0, 0xcf0033a34f337, 0x432)/*4072598000007579.5*/, FP64_V(0, 0xd6eca42000000, 0x419)/*      123450000.50*/, FP64_NORM_V0(1), FP64_NORM_V0(0) } },
@@ -5159,6 +4759,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MAX(0),                                FP64_1(1),                                                FP64_NORM_V3(1), FP64_NORM_V3(0) } },
             { /*src1     */ { FP64_V(0, FP64_FRAC_NORM_MAX - 1, FP64_EXP_SAFE_INT_MAX), FP64_1(0),                                                FP64_NORM_V1(0), FP64_NORM_V1(1) } },
@@ -5166,6 +4765,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0), FP64_0(0),                 FP64_NORM_SAFE_INT_MIN(1),               FP64_NORM_SAFE_INT_MIN(1)               } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MIN(1), FP64_NORM_SAFE_INT_MIN(0), FP64_NORM_SAFE_INT_MIN(0),               FP64_NORM_SAFE_INT_MIN(0)               } },
@@ -5173,6 +4771,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/, FP64_V(1, 0xc122186c3cfd0, 0x42d)/*-123456789876543.25*/, FP64_NORM_SAFE_INT_MIN(1), FP64_NORM_SAFE_INT_MIN(1)               } },
             { /*src1     */ { FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/, FP64_V(0, 0xb88e0395d49b0, 0x42d)/* 121098765432102.75*/, FP64_NORM_V0(0),           FP64_NORM_V0(1)                         } },
@@ -5180,6 +4777,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_UP },
     /*
      * Denormals.
@@ -5190,6 +4786,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|26*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0),          FP64_DENORM_MAX(0), FP64_0(0)          } },
@@ -5198,6 +4793,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*26|27*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0),          FP64_DENORM_MAX(0), FP64_0(0)          } },
@@ -5206,6 +4800,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(1), FP64_DENORM_MIN(1) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(1), FP64_DENORM_MAX(1) } },
@@ -5213,6 +4806,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0), FP64_0(0),          FP64_0(0) } },
             { /*src1     */ { FP64_0(0),          FP64_0(0), FP64_DENORM_MIN(0), FP64_0(0) } },
@@ -5220,6 +4812,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out *AND* different output values */
  /*--|30*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0), FP64_0(0),          FP64_0(0) } },
@@ -5229,6 +4820,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*29|31*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0), FP64_0(0),          FP64_0(0) } },
@@ -5237,6 +4827,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP64_0(0), FP64_0(0),          FP64_DENORM_MIN(1), FP64_DENORM_MAX(1) } },
             { /*src1     */ { FP64_0(1), FP64_DENORM_MAX(0), FP64_DENORM_MAX(1), FP64_0(0)          } },
@@ -5244,6 +4833,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_DENORM_MIN(1), FP64_DENORM_MIN(1) } },
@@ -5251,6 +4839,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|34*/{ { /*src2     */ { FP64_0(0), FP64_0(0), FP64_DENORM_MAX(0),   FP64_DENORM_MAX(0)            } },
@@ -5259,6 +4846,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*32|35*/{ { /*src2     */ { FP64_0(0), FP64_0(0), FP64_DENORM_MAX(0),   FP64_DENORM_MAX(0)            } },
@@ -5267,6 +4853,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
     /*
      * Invalids.
@@ -5342,6 +4927,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -5349,6 +4933,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1) } },
@@ -5356,6 +4939,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1) } },
@@ -5363,6 +4945,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1) } },
@@ -5370,6 +4951,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ },
     /*
      * Infinity.
@@ -5380,6 +4960,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
-              /*256:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM },
           { { /*src2     */ { FP32_INF(0),  FP32_0(0), FP32_0(0), FP32_INF(1),  FP32_INF(1), FP32_0(0), FP32_0(0), FP32_INF(1)  } },
             { /*src1     */ { FP32_INF(0),  FP32_0(0), FP32_0(0), FP32_INF(1),  FP32_INF(0), FP32_0(0), FP32_0(0), FP32_INF(1)  } },
@@ -5387,5 +4966,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE, /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(0),  FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1)  } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(0),  FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1)  } },
@@ -5393,6 +4972,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1),  FP32_0(1), FP32_0(1), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1),  FP32_0(1), FP32_0(1), FP32_0(0) } },
@@ -5400,6 +4978,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(0)  } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(0)  } },
@@ -5407,6 +4984,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_IE },
           { { /*src2     */ { FP32_INF(1), FP32_INF(0),  FP32_0(0), FP32_INF(0),  FP32_0(0), FP32_INF(1),  FP32_INF(1),  FP32_INF(0) } },
             { /*src1     */ { FP32_INF(0), FP32_INF(0),  FP32_0(1), FP32_INF(0),  FP32_0(0), FP32_INF(0),  FP32_INF(0),  FP32_INF(1) } },
@@ -5414,6 +4990,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
     /*
      * Overflow, Precision.
@@ -5424,6 +4999,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_PE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_PE },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(0), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_0(0), FP32_NORM_MAX(0) } },
@@ -5431,6 +5005,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(0), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_0(0), FP32_NORM_MAX(0) } },
@@ -5438,6 +5011,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1) } },
@@ -5445,6 +5017,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1) } },
@@ -5452,6 +5023,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
 #ifdef TODO_X86_MXCSR_PE_IEM_SSE /** @todo THIS FAILS ON IEM: X86_MXCSR_PE not set in 128:out(SSE-128); properly set in 128:out(AVX-128) */
  /*--|16*/{ { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(1), FP32_0(0), FP32_NORM_MAX(0), FP32_0(0), FP32_V(1, 0, FP32_EXP_NORM_MIN + 1),  FP32_NORM_MIN(1), FP32_NORM_MAX(0) } },
@@ -5460,6 +5030,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE },
 #endif /* TODO_X86_MXCSR_PE_IEM_SSE */
  /*16|17*/{ { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(1), FP32_0(0), FP32_NORM_MAX(0), FP32_0(0), FP32_V(1, 0, FP32_EXP_NORM_MIN + 1),  FP32_NORM_MIN(1), FP32_NORM_MAX(0) } },
@@ -5468,6 +5037,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE },
           { { /*src2     */ { FP32_V(1, 0, FP32_EXP_NORM_MIN + 1),  FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_V(1, 0, 2)  } },
             { /*src1     */ { FP32_NORM_MIN(1),                     FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(0), FP32_0(1), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MIN(1) } },
@@ -5475,6 +5043,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_V(1, 0, FP32_EXP_NORM_MIN + 1),  FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_V(1, 0, 2)  } },
             { /*src1     */ { FP32_NORM_MIN(1),                     FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(0), FP32_0(1), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MIN(1) } },
@@ -5482,6 +5049,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_NORM_MIN(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1), FP32_NORM_MIN(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_NORM_MIN(0), FP32_NORM_MAX(1), FP32_NORM_MIN(1), FP32_NORM_MIN(0) } },
@@ -5489,6 +5055,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_RC_UP | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_UP | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_NORM_MIN(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1), FP32_NORM_MIN(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_NORM_MIN(0), FP32_NORM_MAX(1), FP32_NORM_MIN(1), FP32_NORM_MIN(0) } },
@@ -5496,6 +5061,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MIN(0), FP32_NORM_MIN(1),                                     FP32_NORM_MIN(1), FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MIN(0) } },
             { /*src1     */ { FP32_NORM_MIN(0), FP32_NORM_MAX(1),                                     FP32_NORM_MIN(1), FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MIN(0) } },
@@ -5503,6 +5067,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE },
 #ifdef TODO_X86_MXCSR_PE_IEM_SSE /** @todo THIS FAILS ON IEM: X86_MXCSR_PE not set in 128:out(SSE-128) (but occasionally is set???); properly set in 128:out(AVX-128) */
  /*--|23*/{ { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0),                                FP32_NORM_MAX(0), FP32_0(0), FP32_NORM_SAFE_INT_MAX(1), FP32_NORM_SAFE_INT_MIN(0),                                FP32_NORM_MAX(0), FP32_0(0), FP32_NORM_SAFE_INT_MAX(1) } },
@@ -5511,6 +5074,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE },
 #endif /* TODO_X86_MXCSR_PE_IEM_SSE */
  /*22|24*/{ { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0),                                FP32_NORM_MAX(0), FP32_0(0), FP32_NORM_SAFE_INT_MAX(1), FP32_NORM_SAFE_INT_MIN(0),                                FP32_NORM_MAX(0), FP32_0(0), FP32_NORM_SAFE_INT_MAX(1) } },
@@ -5519,6 +5081,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
     /*
      * Normals.
@@ -5529,6 +5090,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_NORM_MAX(1), FP32_NORM_V1(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_V1(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_NORM_V1(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_V1(0), FP32_0(0), FP32_0(0) } },
@@ -5536,6 +5096,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_V(0, 0x600000, 0x81)/* 7*/, FP32_V(0, 0x7c9000, 0x88)/*   1010.25*/, FP32_0(0), FP32_V(0, 0x5c0000, 0x84)/* 55*/, FP32_V(0, 0x2514d6, 0x93)/* 1352346.75*/, FP32_V(0, 0x534000, 0x86)/*211.25*/, FP32_0(0) } },
             { /*src1     */ { FP32_V(0, 0x669050, 0x93)/*1888778*/, FP32_V(0, 0x780000, 0x84)/*62*/, FP32_V(0, 0x253468, 0x93)/*1353357.00*/, FP32_0(0), FP32_V(1, 0x600000, 0x81)/* -7*/, FP32_V(1, 0x7c9000, 0x88)/*   -1010.25*/, FP32_1(0)                /*  1.00*/, FP32_0(0) } },
@@ -5543,6 +5102,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_FZ },
           { { /*src2     */ { FP32_V(0, 0x6cb99c, 0x97)/*31028024*/, FP32_V(1, 0x3c614e, 0x96)/*-12345678*/, FP32_0(0), FP32_0(0), FP32_V(0, 0x712060, 0x92)/*  987654*/, FP32_V(0, 0x3c614e, 0x96)/*12345678*/, FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_V(0, 0x3c614e, 0x96)/* 12345678*/, FP32_0(0), FP32_1(0), FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_V(0, 0x3c614e, 0x97)/*24691356*/, FP32_1(0), FP32_1(0) } },
@@ -5550,6 +5108,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_1(0),                                                FP32_1(1),                                                FP32_1(0), FP32_1(1), FP32_1(1),                                                FP32_NORM_SAFE_INT_MAX(0),                                FP32_0(1), FP32_0(0) } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0),                                FP32_V(0, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_1(0), FP32_1(1), FP32_V(0, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_1(0),                                                FP32_0(1), FP32_0(0) } },
@@ -5557,6 +5114,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ },
           { { /*src2     */ { FP32_1(0),                                                FP32_1(0),                               FP32_0(1), FP32_1(1), FP32_0(1), FP32_1(1), FP32_1(1),                               FP32_NORM_SAFE_INT_MAX(0)               } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0),                                FP32_NORM_SAFE_INT_MAX(1),               FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_NORM_SAFE_INT_MAX(0),               FP32_V(0, 0, FP32_EXP_SAFE_INT_MAX + 1) } },
@@ -5564,6 +5120,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_0(0),                 FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(0),               FP32_NORM_SAFE_INT_MIN(0), FP32_0(1),                 FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MIN(1) } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(1), FP32_0(0),                 FP32_V(0, 0, FP32_EXP_SAFE_INT_MIN + 1), FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(1), FP32_0(0),                 FP32_NORM_SAFE_INT_MIN(1) } },
@@ -5571,6 +5126,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_V(0, 0x600000, 0x7e)/*      0.875*/, FP32_V(0, 0x3ce348, 0x90)/*193421.125*/, FP32_V(1, 0x0a19f0, 0x8f)/*-70707.875*/, FP32_NORM_SAFE_INT_MIN(1),               FP32_NORM_SAFE_INT_MIN(0),               FP32_V(0, 0x00c6d3, 0x94)/*2109876.75*/, FP32_V(0, 0x316740, 0x8e)/* 45415.25*/, FP32_V(0, 0x600000, 0x7e)/*       0.875*/ } },
             { /*src1     */ { FP32_V(0, 0x769b5e, 0x92)/*1010101.875*/, FP32_V(0, 0x10c030, 0x92)/*592899.000*/, FP32_V(0, 0x52e0b4, 0x92)/*863755.250*/, FP32_NORM_SAFE_INT_MIN(0),               FP32_NORM_SAFE_INT_MIN(1),               FP32_V(0, 0x4c20f0, 0x94)/*3344444.00*/, FP32_V(0, 0x792318, 0x91)/*510232.75*/, FP32_V(1, 0x769b50, 0x92)/*-1010101.000*/ } },
@@ -5578,6 +5132,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
     /*
      * Denormals.
@@ -5588,6 +5141,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out *AND* different output values */
  /*--|34*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0)          } },
@@ -5597,6 +5149,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*32|35*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0)          } },
@@ -5605,6 +5156,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0) } },
@@ -5612,6 +5162,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|37*/{ { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0) } },
@@ -5620,6 +5169,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*34|38*/{ { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0) } },
@@ -5628,6 +5176,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0) } },
@@ -5635,6 +5182,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -5642,6 +5188,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out *AND* different output values */
  /*--|41*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -5651,6 +5196,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*37|42*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -5659,6 +5203,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_DENORM_MAX(1) } },
             { /*src1     */ { FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0)          } },
@@ -5666,6 +5209,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|44*/{ { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_DENORM_MAX(1) } },
@@ -5674,6 +5216,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*39|45*/{ { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_DENORM_MAX(1) } },
@@ -5682,6 +5223,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(1), FP32_DENORM_MIN(0) } },
@@ -5689,6 +5229,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK },
           /** @todo More denormals. */
     /*
@@ -5765,6 +5304,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -5772,6 +5310,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -5779,6 +5316,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -5786,6 +5322,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_0(0), FP64_0(1), FP64_0(1), FP64_0(1) } },
             { /*src1     */ { FP64_0(0), FP64_0(1), FP64_0(1), FP64_0(1) } },
@@ -5793,6 +5328,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(0) } },
@@ -5800,6 +5334,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Infinity.
@@ -5810,6 +5343,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
-              /*256:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM },
           { { /*src2     */ { FP64_INF(0),  FP64_INF(1),  FP64_INF(1), FP64_INF(1)  } },
             { /*src1     */ { FP64_INF(0),  FP64_INF(1),  FP64_INF(0), FP64_INF(1)  } },
@@ -5817,6 +5349,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(0),  FP64_INF(0), FP64_INF(1), FP64_INF(1)  } },
             { /*src1     */ { FP64_INF(0),  FP64_INF(1), FP64_INF(0), FP64_INF(1)  } },
@@ -5824,6 +5355,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_INF(1), FP64_INF(1)  } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_INF(0), FP64_INF(1)  } },
@@ -5831,6 +5361,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_INF(0)  } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_INF(0)  } },
@@ -5838,6 +5367,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(1), FP64_INF(0),  FP64_INF(1), FP64_INF(0) } },
             { /*src1     */ { FP64_INF(0), FP64_INF(0),  FP64_INF(0), FP64_INF(1) } },
@@ -5845,6 +5373,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
     /*
      * Overflow, Precision.
@@ -5855,6 +5382,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_PE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_PE },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_NORM_MIN(1), FP64_NORM_MIN(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_NORM_MAX(0), FP64_NORM_MAX(0) } },
@@ -5862,6 +5388,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_PE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_PE },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(1) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MAX(0), FP64_NORM_MAX(1) } },
@@ -5869,6 +5394,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(1) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MAX(0), FP64_NORM_MAX(1) } },
@@ -5876,6 +5400,5 @@
               /*mxcsr:in */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_0(0), FP64_0(0), FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_0(0), FP64_0(0), FP64_NORM_MAX(1) } },
@@ -5883,6 +5406,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MIN(1), FP64_V(1, 0, FP32_EXP_NORM_MIN + 1),  FP64_NORM_MIN(1) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_NORM_MAX(0), FP64_NORM_MIN(1),                     FP64_NORM_MIN(1) } },
@@ -5890,6 +5412,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_PE },
           { { /*src2     */ { FP64_V(1, 0, FP32_EXP_NORM_MIN + 1),  FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_V(1, 0, 2)  } },
             { /*src1     */ { FP64_NORM_MIN(1),                     FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MIN(1) } },
@@ -5897,6 +5418,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OM | X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_NORM_MIN(0), FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_NORM_MIN(0), FP64_NORM_MAX(1) } },
@@ -5904,6 +5424,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_MIN(0),                FP64_NORM_MIN(0),                FP64_NORM_MIN(1),                FP64_NORM_MIN(0)                } },
             { /*src1     */ { FP64_NORM_MAX(0),                FP64_NORM_MAX(0),                FP64_NORM_MAX(1),                FP64_NORM_MAX(0)                } },
@@ -5911,6 +5430,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM) | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM) | X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM) | X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM) | X86_MXCSR_RC_ZERO | X86_MXCSR_PE },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0),       FP64_NORM_MAX(0), FP64_NORM_SAFE_INT_MAX(1), FP64_NORM_SAFE_INT_MAX(1) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0),       FP64_NORM_MAX(1), FP64_NORM_SAFE_INT_MAX(1), FP64_NORM_SAFE_INT_MAX(1) } },
@@ -5918,6 +5436,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE },
     /*
      * Normals.
@@ -5928,6 +5445,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP64_V(0, 0,               0x409)/*1024*/, FP64_V(0, 0xb800000000000, 0x404)/*55*/, FP64_V(1, 0xc000000000000, 0x401)/* 7*/, FP64_V(0, 0x8000000000000, 0x409)/*1536*/ } },
             { /*src1     */ { FP64_V(0, 0x8000000000000, 0x409)/*1536*/, FP64_V(1, 0xc000000000000, 0x401)/* 7*/, FP64_V(0, 0xb800000000000, 0x404)/*55*/, FP64_V(0, 0,               0x409)/*1024*/ } },
@@ -5935,6 +5451,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_V(0, 0x26580b4800000, 0x41d)/*1234567890*/, FP64_V(0, 0x9000000000000, 0x405)/*      100*/, FP64_0(0), FP64_V(0, 0xd6eca42000000, 0x419)/*       123450000.5*/ } },
             { /*src1     */ { FP64_V(0, 0x26580b4800000, 0x41d)/*1234567890*/, FP64_V(0, 0xd6f3458800000, 0x41c)/*987654321*/, FP64_0(0), FP64_V(0, 0xcf00348ec5858, 0x432)/*4072598123457580.0*/ } },
@@ -5942,6 +5457,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_V(0, FP64_FRAC_NORM_MAX - 1, FP64_EXP_SAFE_INT_MAX), FP64_NORM_SAFE_INT_MAX(0),                                FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0),                                FP64_1(0),                                                FP64_0(0), FP64_0(0) } },
@@ -5949,6 +5463,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_1(0),                                                FP64_1(1),                                                FP64_1(1),                                                FP64_NORM_SAFE_INT_MAX(0)                                } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0),                                FP64_V(0, FP64_FRAC_NORM_MAX - 1, FP64_EXP_SAFE_INT_MAX), FP64_V(0, FP64_FRAC_NORM_MAX - 1, FP64_EXP_SAFE_INT_MAX), FP64_1(0)                                                } },
@@ -5956,6 +5469,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MAX(1), FP64_0(0),                 FP64_NORM_SAFE_INT_MIN(0), FP64_NORM_SAFE_INT_MIN(1)               } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(1), FP64_NORM_SAFE_INT_MIN(1), FP64_0(0),                 FP64_NORM_SAFE_INT_MIN(0)               } },
@@ -5963,6 +5475,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/, FP64_0(0), FP64_0(1), FP64_NORM_SAFE_INT_MIN(0)               } },
             { /*src1     */ { FP64_V(0, 0xbcd80e0108cc0, 0x42e)/*244555555308646.00*/, FP64_0(0), FP64_0(1), FP64_NORM_SAFE_INT_MIN(1)               } },
@@ -5970,6 +5481,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_XCPT_MASK },
     /*
      * Denormals.
@@ -5980,6 +5490,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|30*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -5988,6 +5497,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*30|31*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -5996,6 +5504,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP64_0(0), FP64_0(0),          FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_DENORM_MAX(0), FP64_0(0), FP64_0(0) } },
@@ -6003,6 +5510,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0) } },
@@ -6010,6 +5516,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK },
     /** @todo More denormals. */
     /*
@@ -6086,6 +5591,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V1 } },
@@ -6093,6 +5597,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V2 } },
@@ -6100,6 +5603,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(1), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_0(1), FP32_RAND_x7_V4 } },
@@ -6107,6 +5609,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V7 } },
@@ -6114,6 +5615,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V3 } },
@@ -6121,6 +5621,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Infinity.
@@ -6131,6 +5630,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0),  FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_INF(0),  FP32_RAND_x7_V7 } },
@@ -6138,6 +5636,5 @@
               /*mxcsr:in */ (X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM),
               /*128:out  */ (X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM) | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1), FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V1 } },
@@ -6145,6 +5642,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1),  FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_INF(1),  FP32_RAND_x7_V3 } },
@@ -6152,6 +5648,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_INF(1), FP32_RAND_x7_V1 } },
@@ -6159,6 +5654,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V2 } },
@@ -6166,6 +5660,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Overflow, Precision.
@@ -6176,6 +5669,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V3 } },
@@ -6183,6 +5675,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V4 } },
@@ -6190,6 +5681,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V3 } },
@@ -6197,6 +5687,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V6 } },
@@ -6204,6 +5693,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V2 } },
@@ -6211,6 +5699,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V3 } },
@@ -6218,6 +5705,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MIN(1), FP32_0_x7(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_0_x7(0) } },
@@ -6225,6 +5711,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OM | X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_0_x7(0) } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_0_x7(0) } },
@@ -6232,6 +5717,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_0_x7(0) } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_0_x7(0) } },
@@ -6239,6 +5723,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MIN(1),                                     FP32_0_x7(0) } },
             { /*src1     */ { FP32_NORM_MAX(1),                                     FP32_0_x7(0) } },
@@ -6246,6 +5729,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0),                                FP32_0_x7(0) } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0),                                FP32_0_x7(0) } },
@@ -6253,6 +5735,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(1),                                FP32_0_x7(0) } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(1),                                FP32_0_x7(0) } },
@@ -6260,6 +5741,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
     /*
      * Normals.
@@ -6270,6 +5750,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V4 } },
@@ -6277,6 +5756,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_V(0, 0x669050, 0x93)/*1888778*/, FP32_RAND_x7_V6 } },
@@ -6284,6 +5762,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x2514d6, 0x93)/*1352346.75*/, FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_V(0, 0x253468, 0x93)/*1353357.00*/, FP32_RAND_x7_V0 } },
@@ -6291,6 +5768,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x712060, 0x92)/*  987654*/, FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_RAND_x7_V1 } },
@@ -6298,6 +5774,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_1(0),                                                FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0),                                FP32_RAND_x7_V4 } },
@@ -6305,6 +5780,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(1, 0x600000, 0x7e)/*      -0.875*/, FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_V(0, 0x769b50, 0x92)/* 1010101.000*/, FP32_RAND_x7_V6 } },
@@ -6312,6 +5786,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_RAND_x7_V3 } },
@@ -6319,6 +5792,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Denormals.
@@ -6329,6 +5801,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out *AND* different output values */
  /*--|34*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V2 } },
@@ -6338,6 +5809,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*34|35*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V5 } },
@@ -6346,6 +5816,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),          FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V3 } },
@@ -6353,6 +5822,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V6 } },
@@ -6360,6 +5828,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /** @todo More denormals. */
     /*
@@ -6425,6 +5892,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V2(1) } },
@@ -6432,6 +5898,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V1(0), FP64_RAND_V2(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V2(1) } },
@@ -6439,6 +5904,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(1), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_0(1), FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V0(0) } },
@@ -6446,6 +5910,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V3(1), FP64_RAND_V1(0), FP64_RAND_V0(0) } },
@@ -6453,6 +5916,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V3(1), FP64_RAND_V0(0), FP64_RAND_V2(1) } },
@@ -6460,6 +5922,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Infinity.
@@ -6470,6 +5931,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1),  FP64_RAND_V1(0), FP64_RAND_V2(0), FP32_RAND_V3(1) } },
             { /*src1     */ { FP64_INF(1),  FP64_RAND_V0(0), FP64_RAND_V1(1), FP32_RAND_V1(1) } },
@@ -6477,6 +5937,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_ZM | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1),  FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_INF(1),  FP64_RAND_V1(1), FP64_RAND_V1(0), FP64_RAND_V0(1) } },
@@ -6484,6 +5943,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1),  FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_INF(1),  FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V1(0) } },
@@ -6491,6 +5949,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1),  FP64_RAND_V0(0), FP64_RAND_V0(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(1),  FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V1(0) } },
@@ -6498,6 +5955,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1),  FP64_0(0), FP64_0(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_INF(1),  FP64_0(1), FP64_0(1), FP64_RAND_V1(1) } },
@@ -6505,6 +5961,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0), FP64_0(0),       FP64_0(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_INF(1), FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V1(0) } },
@@ -6512,6 +5967,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1), FP64_RAND_V1(0), FP64_RAND_V3(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V1(0) } },
@@ -6519,6 +5973,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Overflow, Precision.
@@ -6529,6 +5982,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MIN(0), FP64_RAND_V0(0), FP64_RAND_V0(0), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_RAND_V0(1), FP64_RAND_V1(1), FP64_RAND_V1(1) } },
@@ -6536,6 +5988,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(1) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MAX(0), FP64_NORM_MAX(1) } },
@@ -6543,6 +5994,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(1) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MAX(0), FP64_NORM_MAX(1) } },
@@ -6550,6 +6000,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_0(0), FP64_0(0), FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_0(0), FP64_0(0), FP64_NORM_MAX(1) } },
@@ -6557,6 +6006,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_0(0), FP64_0(0), FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_0(0), FP64_0(0), FP64_NORM_MAX(1) } },
@@ -6564,6 +6012,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MIN(1), FP64_V(1, 0, FP32_EXP_NORM_MIN + 1),  FP64_NORM_MIN(1) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_NORM_MAX(0), FP64_NORM_MIN(1),                     FP64_NORM_MIN(1) } },
@@ -6571,6 +6018,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MIN(1), FP64_V(1, 0, FP32_EXP_NORM_MIN + 1),  FP64_NORM_MIN(1) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_NORM_MAX(0), FP64_NORM_MIN(1),                     FP64_NORM_MIN(1) } },
@@ -6578,6 +6024,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(1), FP64_RAND_V0(0), FP64_RAND_V0(0), FP64_RAND_V0(0) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V1(0) } },
@@ -6585,6 +6030,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(1), FP64_RAND_V0(0), FP64_RAND_V0(0), FP64_RAND_V0(0) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V1(0) } },
@@ -6592,6 +6036,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_NORM_MIN(0), FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_NORM_MIN(0), FP64_NORM_MAX(1) } },
@@ -6599,6 +6042,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MIN(0),                                     FP64_NORM_MIN(0), FP64_NORM_MIN(1), FP64_NORM_MIN(0) } },
             { /*src1     */ { FP64_NORM_MAX(0),                                     FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(0) } },
@@ -6606,6 +6048,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0),                                FP64_NORM_MAX(0), FP64_NORM_SAFE_INT_MAX(1), FP64_NORM_SAFE_INT_MAX(1) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0),                                FP64_NORM_MAX(1), FP64_NORM_SAFE_INT_MAX(1), FP64_NORM_SAFE_INT_MAX(1) } },
@@ -6613,6 +6054,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
     /*
      * Normals.
@@ -6623,6 +6063,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MIN(0), FP64_NORM_V2(1), FP64_RAND_V2(0), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_NORM_MIN(0), FP64_NORM_V1(1), FP64_RAND_V0(0), FP64_RAND_V2(1) } },
@@ -6630,6 +6069,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0,               0x409)/*1024*/, FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_V(0, 0x8000000000000, 0x409)/*1536*/, FP64_RAND_V2(1), FP64_RAND_V3(0), FP64_RAND_V1(0) } },
@@ -6637,6 +6075,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xc000000000000, 0x401)/* 7*/, FP64_RAND_V2(0), FP64_RAND_V2(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_V(0, 0xf000000000000, 0x404)/*62*/, FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V1(1) } },
@@ -6644,6 +6081,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0x26580b4800000, 0x41d)/*1234567890*/, FP64_RAND_V3(0), FP64_RAND_V0(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_V(0, 0x26580b4800000, 0x41d)/*1234567890*/, FP64_RAND_V3(1), FP64_RAND_V1(0), FP64_RAND_V2(0) } },
@@ -6651,6 +6087,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0x9000000000000, 0x405)/*       100*/, FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_V(1, 0xd6f3426800000, 0x41c)/*-987654221*/, FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V1(0) } },
@@ -6658,6 +6093,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xd6eca42000000, 0x419)/*       123450000.5*/, FP64_RAND_V0(0), FP64_RAND_V0(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_V(0, 0xcf00348ec5858, 0x432)/*4072598123457580.0*/, FP64_RAND_V1(1), FP64_RAND_V1(0), FP64_RAND_V1(0) } },
@@ -6665,6 +6099,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, FP64_FRAC_NORM_MAX - 1, FP64_EXP_SAFE_INT_MAX), FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0),                                FP64_RAND_V0(1), FP64_RAND_V3(1), FP64_RAND_V2(0) } },
@@ -6672,6 +6105,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_1(0),                                                FP64_RAND_V3(0), FP64_RAND_V1(1), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0),                                FP64_RAND_V1(0), FP64_RAND_V0(0), FP64_RAND_V1(0) } },
@@ -6679,6 +6111,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MAX(1), FP64_RAND_V0(0), FP64_RAND_V0(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(1), FP64_RAND_V1(1), FP64_RAND_V1(0), FP64_RAND_V1(0) } },
@@ -6686,6 +6117,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/, FP64_RAND_V0(0), FP64_RAND_V0(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_V(0, 0xbcd80e0108cc0, 0x42e)/*244555555308646.00*/, FP64_RAND_V1(1), FP64_RAND_V1(0), FP64_RAND_V1(0) } },
@@ -6693,6 +6123,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Denormals.
@@ -6703,6 +6132,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out */
  /*--|39*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -6711,6 +6139,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*39|40*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -6719,6 +6146,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0),          FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_0(0), FP64_0(1), FP64_0(0) } },
@@ -6726,6 +6152,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_RAND_V1(0), FP64_RAND_V0(0), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_RAND_V2(1), FP64_RAND_V3(0), FP64_RAND_V1(0) } },
@@ -6733,6 +6158,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           /** @todo More Denormals. */
     /*
@@ -6798,6 +6222,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -6805,6 +6228,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1) } },
@@ -6812,6 +6234,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1) } },
@@ -6819,6 +6240,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1) } },
@@ -6826,6 +6246,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Infinity.
@@ -6836,6 +6255,5 @@
               /*mxcsr:in */ X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_IM,
-              /*256:out  */ X86_MXCSR_IM,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_IM },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1), FP32_INF(1),  FP32_0(0),    FP32_0(0)   } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1), FP32_INF(0),  FP32_INF(0),  FP32_INF(0) } },
@@ -6843,6 +6261,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },
           { { /*src2     */ { FP32_INF(0),  FP32_INF(1), FP32_INF(0), FP32_INF(1), FP32_INF(1), FP32_INF(1),  FP32_0(0),    FP32_0(0)   } },
             { /*src1     */ { FP32_INF(1),  FP32_INF(0), FP32_0(0),   FP32_0(0),   FP32_INF(1), FP32_INF(0),  FP32_INF(0),  FP32_INF(0) } },
@@ -6850,6 +6267,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_IE },
           { { /*src2     */ { FP32_INF(1),  FP32_INF(1), FP32_INF(0),  FP32_0(0),   FP32_INF(1), FP32_INF(1), FP32_INF(0),  FP32_0(0)   } },
             { /*src1     */ { FP32_INF(0),  FP32_INF(0), FP32_INF(1),  FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0),    FP32_0(0)   } },
@@ -6857,6 +6273,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_IE },
           { { /*src2     */ { FP32_INF(0),  FP32_QNAN(1), FP32_INF(1),  FP32_QNAN(0), FP32_INF(1),  FP32_INF(1),  FP32_0(0),    FP32_0(0)   } },
             { /*src1     */ { FP32_INF(0),  FP32_QNAN(0), FP32_INF(1),  FP32_QNAN(0), FP32_INF(1),  FP32_QNAN(1), FP32_INF(0),  FP32_INF(0) } },
@@ -6864,6 +6279,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
     /*
      * Overflow, Precision.
@@ -6874,6 +6288,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_PE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_PE },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MIN(0), FP32_NORM_MAX(0), FP32_NORM_MIN(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_MIN(1), FP32_NORM_MAX(1), FP32_NORM_MIN(1) } },
@@ -6881,6 +6294,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE },
           { { /*src2     */ { FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_NORM_MIN(1), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -6888,6 +6300,5 @@
               /*mxcsr:in */ X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_PM | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_PE },
           { { /*src2     */ { FP32_0(0),        FP32_0(0),        FP32_0(0),        FP32_0(0),        FP32_0(0),        FP32_0(0),        FP32_0(0), FP32_NORM_MAX(1) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(1),        FP32_0(0), FP32_NORM_MAX(0) } },
@@ -6895,6 +6306,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0),        FP32_0(0),        FP32_0(0),        FP32_0(0),        FP32_0(0),        FP32_0(0),        FP32_0(0), FP32_NORM_MAX(1) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(1),        FP32_0(0), FP32_NORM_MAX(0) } },
@@ -6902,6 +6312,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(0),        FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0),        FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MIN(0), FP32_NORM_MAX(1) } },
@@ -6909,6 +6318,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(0),        FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0),        FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MIN(0), FP32_NORM_MAX(1) } },
@@ -6916,6 +6324,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(0),        FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0),        FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MIN(0), FP32_NORM_MAX(1) } },
@@ -6923,6 +6330,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(0),        FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0),        FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MIN(0), FP32_NORM_MAX(1) } },
@@ -6930,6 +6336,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1) } },
@@ -6937,6 +6342,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1) } },
@@ -6944,6 +6348,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO | X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OM,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
     /*
      * Normals.
@@ -6954,6 +6357,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_V(0, 0,        0x7d)/*0.25*/, FP32_V(0, 0x400000, 0x7e)/*0.75*/, FP32_NORM_MAX(0),            FP32_0(0),        FP32_0(0),                          FP32_NORM_MAX(0),            FP32_V(0, 0x600000, 0x7f)/*1.75*/, FP32_V(0, 0,        0x7d)/*0.25*/ } },
             { /*src1     */ { FP32_V(0, 0x600000, 0x7f)/*1.75*/, FP32_V(0, 0,        0x7d)/*0.25*/, FP32_NORM_MAX(1),            FP32_0(0),        FP32_V(1, 0,        0x7e)/*-0.50*/, FP32_V(0, 0, 0x7d)/*-0.25*/, FP32_0(0),                         FP32_0(0)                         } },
@@ -6961,6 +6363,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_NORM_V1(0),  FP32_NORM_V1(0),  FP32_NORM_V4(0),  FP32_NORM_V4(0),  FP32_NORM_V1(0),  FP32_NORM_V1(0),  FP32_NORM_V2(0), FP32_NORM_V2(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_NORM_V3(0), FP32_NORM_V3(0) } },
@@ -6968,6 +6369,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_NORM_V3(0),  FP32_NORM_V3(0),  FP32_NORM_V4(0),  FP32_NORM_V4(0),  FP32_NORM_V6(0),  FP32_NORM_V6(0),  FP32_NORM_V7(0), FP32_NORM_V7(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_NORM_V5(0), FP32_NORM_V5(0) } },
@@ -6975,6 +6375,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_DAZ },
           { { /*src2     */ { FP32_V(1, 0x5c0000, 0x84)/*    -55*/, FP32_V(0, 0x600000, 0x81)/*      7.00*/, FP32_0(0),                            FP32_V(0, 0x5c0000, 0x84)/*  55.00*/, FP32_V(0, 0x253468, 0x93)/*1353357*/, FP32_V(0, 0x7c9000, 0x88)/*1010.25*/, FP32_0(0),                               FP32_V(0, 0x534000, 0x86)/* 211.25*/ } },
             { /*src1     */ { FP32_V(0, 0x669050, 0x93)/*1888778*/, FP32_V(0, 0x1ea980, 0x8f)/*  81235.00*/, FP32_V(0, 0x253468, 0x93)/*1353357*/, FP32_V(0, 0x7c9000, 0x88)/*1010.25*/, FP32_V(0, 0x780000, 0x84)/*     62*/, FP32_V(0, 0x600000, 0x81)/*7*/,       FP32_V(0, 0x534000, 0x86)/*    211.25*/, FP32_1(0)                            } },
@@ -6982,6 +6381,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_V(0, 0x3c614e, 0x97)/*24691356*/, FP32_V(0, 0x3c614e, 0x96)/*12345678*/, FP32_0(0),                             FP32_NORM_V1(0), FP32_V(0, 0x3c614e, 0x97)/*24691356*/, FP32_V(0, 0x3c614e, 0x96)/*12345678*/, FP32_2(0),                             FP32_1(0) } },
             { /*src1     */ { FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_V(0, 0x712060, 0x92)/*  987654*/, FP32_NORM_V5(0),                       FP32_0(0),       FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_V(0, 0x712060, 0x92)/*  987654*/, FP32_0(0),                             FP32_1(0) } },
@@ -6989,6 +6387,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_V(0, 0x6423f2, 0x92)/* 934463.125*/, FP32_V(0, 0x0a19f0, 0x8f)/* 70707.875*/, FP32_NORM_SAFE_INT_MIN(1),               FP32_NORM_SAFE_INT_MIN(1),               FP32_1(1),                                FP32_1(0),                               FP32_V(0, 0x769b5e, 0x92)/*1010101.875*/, FP32_V(0, 0x600000, 0x7e)/*     0.875*/ } },
             { /*src1     */ { FP32_V(0, 0x769b5e, 0x92)/*1010101.875*/, FP32_V(0, 0x600000, 0x7e)/*     0.875*/, FP32_V(0, 0x10c030, 0x92)/*592899.000*/, FP32_V(0, 0x3ce348, 0x90)/*193421.125*/, FP32_V(1, 0x16b43a, 0x93)/*-1234567.25*/, FP32_V(0, 0x00c6d3, 0x94)/*2109876.75*/, FP32_V(0, 0x792318, 0x91)/*510232.750*/,  FP32_V(0, 0x316740, 0x8e)/*  45415.250*/ } },
@@ -6996,6 +6393,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_2(0),                                                FP32_1(0),                                                FP32_1(1),                 FP32_1(0), FP32_2(0),                                                FP32_1(0),                                                FP32_1(0),                 FP32_1(0) } },
             { /*src1     */ { FP32_V(1, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_1(0),                                                FP32_NORM_SAFE_INT_MAX(0), FP32_1(0), FP32_V(1, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_1(0),                                                FP32_NORM_SAFE_INT_MAX(0), FP32_1(0) } },
@@ -7003,6 +6399,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_2(0),                                                FP32_1(0),                                                FP32_1(1),                 FP32_1(0), FP32_2(0),                                                FP32_1(0),                                                FP32_1(0),                 FP32_1(0) } },
             { /*src1     */ { FP32_V(1, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_1(0),                                                FP32_NORM_SAFE_INT_MAX(0), FP32_1(0), FP32_V(1, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_1(0),                                                FP32_NORM_SAFE_INT_MAX(0), FP32_1(0) } },
@@ -7010,6 +6405,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0),               FP32_0(0),                 FP32_1(1),                               FP32_0(0), FP32_NORM_SAFE_INT_MAX(1),                FP32_0(0),                 FP32_1(1),                               FP32_0(0) } },
             { /*src1     */ { FP32_V(0, 0, FP32_EXP_SAFE_INT_MAX + 1), FP32_1(0),                 FP32_V(1, 0, FP32_EXP_SAFE_INT_MAX + 1), FP32_1(1), FP32_V(0, 0, FP32_EXP_SAFE_INT_MAX + 1),  FP32_1(0),                 FP32_V(1, 0, FP32_EXP_SAFE_INT_MAX + 1), FP32_1(1) } },
@@ -7017,6 +6411,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ },
     /*
      * Denormals.
@@ -7027,6 +6420,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out *AND* different output values */
  /*--|32*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0),          FP32_0(0),          FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0),          FP32_0(0),          FP32_0(0)          } },
@@ -7036,6 +6428,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*32|33*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0),          FP32_0(0),          FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0),          FP32_0(0),          FP32_0(0)          } },
@@ -7044,6 +6435,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0) } },
@@ -7051,6 +6441,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0) } },
@@ -7058,6 +6447,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -7065,6 +6453,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out *AND* different output values */
  /*--|37*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -7074,6 +6461,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*36|38*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -7082,6 +6468,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_DENORM_MAX(1) } },
             { /*src1     */ { FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0)          } },
@@ -7089,6 +6474,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0) } },
@@ -7096,6 +6480,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           /** @todo More Denormals. */
     /*
@@ -7172,6 +6555,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -7179,6 +6561,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -7186,6 +6567,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_0(1), FP64_0(0), FP64_0(1), FP64_0(1) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(1), FP64_0(0) } },
@@ -7193,6 +6573,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
             { /*src1     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
@@ -7200,6 +6579,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_0(0), FP64_0(1), FP64_0(1), FP64_0(1) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(1), FP64_0(0) } },
@@ -7207,6 +6585,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
     /*
      * Infinity.
@@ -7217,6 +6594,5 @@
               /*mxcsr:in */ X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_IM,
-              /*256:out  */ X86_MXCSR_IM,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_IM },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_INF(1), FP64_INF(1)  } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_INF(1), FP64_INF(0)  } },
@@ -7224,6 +6600,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(0), FP64_INF(1), FP64_INF(0), FP64_INF(1) } },
             { /*src1     */ { FP64_INF(1), FP64_INF(0), FP64_0(0),   FP64_0(0)   } },
@@ -7231,6 +6606,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ },
           { { /*src2     */ { FP64_INF(1),  FP64_INF(1),  FP64_INF(0), FP64_0(0)   } },
             { /*src1     */ { FP64_INF(0),  FP64_INF(0),  FP64_INF(1), FP64_0(0)   } },
@@ -7238,6 +6612,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(0),  FP64_QNAN(1), FP64_INF(1),  FP64_QNAN(0) } },
             { /*src1     */ { FP64_INF(0),  FP64_QNAN(0), FP64_INF(1),  FP64_QNAN(0) } },
@@ -7245,6 +6618,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
     /*
      * Overflow, Precision.
@@ -7255,6 +6627,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_PE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_PE },
           { { /*src2     */ { FP64_NORM_MIN(1), FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MAX(1) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MIN(0), FP64_NORM_MAX(0) } },
@@ -7262,6 +6633,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_PE },
           { { /*src2     */ { FP64_NORM_MAX(1), FP64_NORM_MAX(0), FP64_2(0),        FP64_1(0)        } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(0) } },
@@ -7269,6 +6639,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP64_NORM_MAX(1), FP64_NORM_MAX(0), FP64_2(0),        FP64_1(0)        } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(0) } },
@@ -7276,6 +6645,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_0(0),        FP64_NORM_MIN(1) } },
             { /*src1     */ { FP64_0(0),        FP64_NORM_MAX(0), FP64_NORM_MIN(1), FP64_NORM_MIN(0) } },
@@ -7283,6 +6651,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_0(0),        FP64_NORM_MIN(1) } },
             { /*src1     */ { FP64_0(0),        FP64_NORM_MAX(0), FP64_NORM_MIN(1), FP64_NORM_MIN(0) } },
@@ -7290,6 +6657,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_0(0),        FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MIN(1), FP64_NORM_MAX(0), FP64_NORM_MIN(0), FP64_NORM_MAX(1) } },
@@ -7297,6 +6663,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_MIN(1),                                     FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MIN(1), FP64_NORM_MIN(1), FP64_NORM_MIN(0),                                     FP64_NORM_MAX(0) } },
@@ -7304,6 +6669,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_PE },
           { { /*src2     */ { FP64_0(0),        FP64_NORM_MAX(0), FP64_NORM_MIN(1), FP64_NORM_MIN(0)                    } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MIN(1), FP64_1(1)                           } },
@@ -7311,6 +6675,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_PE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_PE },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(1),                                FP64_NORM_SAFE_INT_MAX(0), FP64_NORM_SAFE_INT_MAX(0),                                FP64_NORM_SAFE_INT_MAX(0) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MIN(0),                                FP64_NORM_SAFE_INT_MAX(0), FP64_NORM_SAFE_INT_MAX(0),                                FP64_NORM_SAFE_INT_MIN(0) } },
@@ -7318,6 +6681,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_PE },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(1),                                FP64_NORM_SAFE_INT_MAX(0), FP64_NORM_SAFE_INT_MAX(0), FP64_NORM_SAFE_INT_MAX(0) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MIN(0),                                FP64_NORM_SAFE_INT_MAX(0), FP64_NORM_SAFE_INT_MAX(0), FP64_NORM_SAFE_INT_MIN(0) } },
@@ -7325,6 +6687,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_PE },
     /*
      * Denormals.
@@ -7335,6 +6696,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out *AND* different output values */
  /*--|24*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0),          FP64_DENORM_MAX(0), FP64_0(0)          } },
@@ -7344,6 +6704,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*24|25*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0),          FP64_DENORM_MAX(0), FP64_0(0)          } },
@@ -7352,6 +6711,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(1), FP64_DENORM_MIN(1) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(1), FP64_DENORM_MAX(1) } },
@@ -7359,6 +6717,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_XCPT_MASK },
  /*26|27*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0), FP64_0(0),          FP64_0(0) } },
             { /*src1     */ { FP64_0(0),          FP64_0(0), FP64_DENORM_MIN(0), FP64_0(0) } },
@@ -7366,6 +6723,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out *AND* different output values */
  /*--|28*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0),          FP64_0(0),          FP64_0(0) } },
@@ -7375,6 +6731,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*27|29*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0),          FP64_0(0),          FP64_0(0) } },
@@ -7383,6 +6738,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP64_0(0), FP64_0(0),          FP64_DENORM_MIN(1), FP64_DENORM_MAX(1) } },
             { /*src1     */ { FP64_0(1), FP64_DENORM_MAX(0), FP64_DENORM_MAX(1), FP64_0(0)          } },
@@ -7390,6 +6744,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_DENORM_MIN(1), FP64_DENORM_MIN(1) } },
@@ -7397,6 +6750,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_DE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_DE },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_DENORM_MAX(1), FP64_DENORM_MAX(1) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_DENORM_MIN(1), FP64_DENORM_MIN(1) } },
@@ -7404,6 +6756,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_RC_DOWN | X86_MXCSR_DE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_RC_DOWN | X86_MXCSR_DE },
     /*
      * Invalids.
@@ -7479,6 +6830,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -7486,6 +6836,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1) } },
@@ -7493,6 +6842,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1) } },
@@ -7500,6 +6848,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1) } },
@@ -7507,6 +6854,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_NORM_V0(0), FP32_NORM_V1(1), FP32_0(0),       FP32_NORM_V3(1), FP32_0(0), FP32_NORM_V1(1), FP32_NORM_V4(0), FP32_NORM_V3(0) } },
             { /*src1     */ { FP32_0(0),       FP32_0(0),       FP32_NORM_V2(1), FP32_0(1),       FP32_0(0), FP32_0(1),       FP32_0(0),       FP32_0(1)       } },
@@ -7514,6 +6860,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Infinity.
@@ -7524,6 +6869,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
-              /*256:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -7531,6 +6875,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(0), FP32_0(1), FP32_0(1), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1), FP32_0(1), FP32_0(1), FP32_0(0) } },
@@ -7538,6 +6881,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1) } },
@@ -7545,6 +6887,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ },
           { { /*src2     */ { FP32_INF(0), FP32_INF(1), FP32_0(0), FP32_INF(1), FP32_0(1), FP32_INF(1), FP32_INF(1), FP32_INF(0) } },
             { /*src1     */ { FP32_INF(1), FP32_INF(0), FP32_0(1), FP32_INF(0), FP32_0(0), FP32_INF(0), FP32_INF(0), FP32_INF(1) } },
@@ -7552,6 +6893,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_INF(0),  FP32_0(0),    FP32_INF(0),  FP32_0(1),    FP32_INF(0),  FP32_0(1),    FP32_INF(1),  FP32_0(1)    } },
             { /*src1     */ { FP32_0(0),    FP32_INF(1),  FP32_0(1),    FP32_INF(1),  FP32_0(0),    FP32_INF(0),  FP32_0(0),    FP32_INF(1)  } },
@@ -7559,6 +6899,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },
           { { /*src2     */ { FP32_INF(0),  FP32_0(0),    FP32_INF(0),  FP32_0(1),    FP32_INF(0),  FP32_0(1),    FP32_INF(1),  FP32_0(1)    } },
             { /*src1     */ { FP32_0(0),    FP32_INF(1),  FP32_0(1),    FP32_INF(1),  FP32_0(0),    FP32_INF(0),  FP32_0(0),    FP32_INF(1)  } },
@@ -7566,6 +6905,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_IE },
     /*
      * Overflow, Precision.
@@ -7576,6 +6914,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_1(1), FP32_0(0), FP32_1(0), FP32_NORM_MAX(1), FP32_1(0), FP32_NORM_MAX(1),  FP32_2(0)        } },
             { /*src1     */ { FP32_0(0), FP32_1(1), FP32_0(0), FP32_1(0), FP32_0(1),        FP32_1(0), FP32_2(0),         FP32_NORM_MAX(0) } },
@@ -7583,6 +6920,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
 #ifdef TODO_X86_MXCSR_PE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_PE not set in 128:out or 256:out */
  /*--|15*/{ { /*src2     */ { FP32_NORM_MAX(0), FP32_1(1), FP32_0(0), FP32_1(0), FP32_NORM_MAX(1), FP32_1(0), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -7591,6 +6927,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
 #endif /* TODO_X86_MXCSR_PE_IEM */
  /*15|16*/{ { /*src2     */ { FP32_NORM_MAX(0), FP32_1(1), FP32_0(0), FP32_1(0), FP32_NORM_MAX(1), FP32_1(0), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -7599,6 +6934,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
 #ifdef TODO_X86_MXCSR_PE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_PE not set in 128:out or 256:out */
  /*--|17*/{ { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0), FP32_1(1), FP32_0(0), FP32_NORM_MAX(0) } },
@@ -7607,6 +6941,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
 #endif /* TODO_X86_MXCSR_PE_IEM */
  /*16|18*/{ { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(0), FP32_1(1), FP32_0(0), FP32_NORM_MAX(0) } },
@@ -7615,6 +6948,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
 #ifdef TODO_X86_MXCSR_PE_IEM_SSE /** @todo THIS FAILS ON IEM: X86_MXCSR_PE not set in 128:out or 256:out -- in complex circumstances: */
                                  /** @todo PE is not set if any of the following are true on IEM: (1) !OM && !UM; (2) !OM && SSE; (3) !UM && SSE */
@@ -7625,6 +6957,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE },
 #endif /* TODO_X86_MXCSR_PE_IEM_SSE */
  /*17|20*/{ { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(1), FP32_NORM_V1(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MIN(0), FP32_NORM_MIN(1), FP32_NORM_MAX(0) } },
@@ -7633,6 +6964,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED },
 #ifdef TODO_X86_MXCSR_PE_IEM_SSE /** @todo THIS FAILS ON IEM: X86_MXCSR_PE not set in 128:out or 256:out -- in complex circumstances: */
                                  /** @todo PE is not set if any of the following are true on IEM: (1) !OM && !UM; (2) !OM && SSE; (3) !UM && SSE */
@@ -7643,6 +6973,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE },
 #endif /* TODO_X86_MXCSR_PE_IEM_SSE */
  /*18|22*/{ { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(0), FP32_NORM_V3(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MIN(0), FP32_NORM_MIN(1), FP32_NORM_MAX(0) } },
@@ -7651,6 +6980,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED },
 #ifdef TODO_X86_MXCSR_PE_IEM_SSE /** @todo THIS FAILS ON IEM: X86_MXCSR_PE not set in 128:out or 256:out -- in complex circumstances: */
                                  /** @todo PE is not set if any of the following are true on IEM: (1) !OM && !UM; (2) !OM && SSE; (3) !UM && SSE */
@@ -7661,6 +6989,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE },
 #endif /* TODO_X86_MXCSR_PE_IEM_SSE */
  /*19|24*/{ { /*src2     */ { FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_2(0), FP32_1(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1) } },
@@ -7669,6 +6996,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED },
 #ifdef TODO_X86_MXCSR_PE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_PE not set in 128:out or 256:out */
  /*--|25*/{ { /*src2     */ { FP32_1(0),       FP32_NORM_V2(1), FP32_1(1),       FP32_NORM_V6(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -7677,6 +7003,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
 #endif /* TODO_X86_MXCSR_PE_IEM */
  /*20|26*/{ { /*src2     */ { FP32_1(0),       FP32_NORM_V2(1), FP32_1(1),       FP32_NORM_V6(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -7685,6 +7010,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
 #ifdef TODO_X86_MXCSR_PE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_PE not set in 128:out or 256:out */
  /*--|27*/{ { /*src2     */ { FP32_1(0),       FP32_NORM_V2(1), FP32_1(1),       FP32_NORM_V6(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -7693,6 +7017,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
 #endif /* TODO_X86_MXCSR_PE_IEM */
  /*21|28*/{ { /*src2     */ { FP32_1(0),       FP32_NORM_V2(1), FP32_1(1),       FP32_NORM_V6(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -7701,6 +7024,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
     /** @todo More Overflow/Precision. */
     /*
@@ -7712,6 +7034,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_V(0, 0x61e000, 0x89)/*   1807*/, FP32_V(0, 0x61e000, 0x89)/*   1807*/, FP32_V(0, 0x4a30b8, 0x8f)/* 103521.4375*/, FP32_V(0, 0x1a5200, 0x8c)/*     9876.5*/, FP32_V(0, 0x23b6a0, 0x8e)/*41910.625000*/, FP32_V(0, 0x23b6a0, 0x8e)/*41910.625000*/, FP32_V(0, 0,        0x7d)/*0.2500*/, FP32_V(0, 0x504000, 0x8a)/*    3332*/ } },
             { /*src1     */ { FP32_V(0, 0x504000, 0x8a)/*   3332*/, FP32_V(0, 0x504000, 0x8a)/*   3332*/, FP32_V(0, 0x600000, 0x82)/*     14.0000*/, FP32_V(1, 0x1a4000, 0x89)/*    -1234.0*/, FP32_V(0, 0,        0x7c)/*    0.125000*/, FP32_V(0, 0,        0x7c)/*    0.125000*/, FP32_V(0, 0x600000, 0x7f)/*1.7500*/, FP32_V(1, 0x61e000, 0x89)/*   -1807*/ } },
@@ -7719,6 +7040,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_1(0),                 FP32_NORM_SAFE_INT_MAX(1), FP32_1(1),                 FP32_NORM_SAFE_INT_MIN(1), FP32_1(1),                 FP32_NORM_SAFE_INT_MIN(0), FP32_0(1)                 } },
             { /*src1     */ { FP32_1(0),                 FP32_NORM_SAFE_INT_MIN(0), FP32_1(0),                 FP32_NORM_SAFE_INT_MAX(1), FP32_1(0),                 FP32_NORM_SAFE_INT_MIN(1), FP32_0(0),                 FP32_NORM_SAFE_INT_MAX(0) } },
@@ -7726,6 +7046,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_1(0),        FP32_NORM_MAX(1), FP32_1(1),        FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_1(0),        FP32_1(1)        } },
             { /*src1     */ { FP32_1(0),        FP32_NORM_MAX(1), FP32_1(0),        FP32_NORM_MAX(1), FP32_1(0),        FP32_1(1),        FP32_NORM_MIN(1), FP32_NORM_MIN(1) } },
@@ -7733,6 +7052,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
     /** @todo More Normals. */
    /*
@@ -7744,6 +7062,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(1), FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1)          } },
             { /*src1     */ { FP32_1(0),          FP32_1(1),          FP32_1(0),          FP32_1(1),          FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1) } },
@@ -7751,6 +7068,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|35*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(1), FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1)          } },
@@ -7759,6 +7075,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*28|36*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(1), FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1)          } },
@@ -7767,6 +7082,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(1), FP32_0(0),          FP32_0(0),          FP32_0(1),          FP32_0(1)          } },
             { /*src1     */ { FP32_0(0),          FP32_0(1),          FP32_0(0),          FP32_0(1),          FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1) } },
@@ -7774,6 +7088,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(1), FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1)          } },
             { /*src1     */ { FP32_1(0),          FP32_1(1),          FP32_1(0),          FP32_1(1),          FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1) } },
@@ -7781,6 +7094,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_0(0),          FP32_0(0),          FP32_0(1),          FP32_0(1)          } },
             { /*src1     */ { FP32_0(0),          FP32_0(1),          FP32_0(0),          FP32_0(1),          FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1) } },
@@ -7788,6 +7100,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1)          } },
             { /*src1     */ { FP32_1(0),          FP32_1(1),          FP32_1(0),          FP32_1(1),          FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1) } },
@@ -7795,6 +7106,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|41*/{ { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1)          } },
@@ -7803,6 +7113,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*33|42*/{ { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1)          } },
@@ -7811,6 +7120,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_0(0),          FP32_0(0),          FP32_0(1),          FP32_0(1)          } },
             { /*src1     */ { FP32_0(0),          FP32_0(1),          FP32_0(0),          FP32_0(1),          FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1) } },
@@ -7818,6 +7126,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1)          } },
             { /*src1     */ { FP32_1(0),          FP32_1(1),          FP32_1(0),          FP32_1(1),          FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1) } },
@@ -7825,6 +7132,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(1), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1) } },
@@ -7832,6 +7138,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(1), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1) } },
@@ -7839,6 +7144,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(1), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1) } },
@@ -7846,6 +7150,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(1), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1) } },
@@ -7853,6 +7156,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ },
     /** @todo More Denormals. */
     /*
@@ -7929,6 +7231,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -7936,6 +7237,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -7943,6 +7243,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -7950,6 +7249,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(1), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(1), FP64_0(0) } },
@@ -7957,6 +7255,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(1), FP64_0(1) } },
@@ -7964,6 +7261,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_NORM_V0(0), FP64_NORM_V1(1), FP64_0(0),       FP64_NORM_V3(1) } },
             { /*src1     */ { FP64_0(0),       FP64_0(0),       FP64_NORM_V2(1), FP64_0(1)       } },
@@ -7971,6 +7267,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Infinity.
@@ -7981,6 +7276,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
-              /*256:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM },
           { { /*src2     */ { FP64_INF(0), FP64_INF(0), FP64_INF(1), FP64_INF(1) } },
             { /*src1     */ { FP64_INF(1), FP64_INF(0), FP64_INF(1), FP64_INF(0) } },
@@ -7988,6 +7282,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_INF(0), FP64_INF(1), FP64_0(1), FP64_INF(0) } },
             { /*src1     */ { FP64_INF(1), FP64_INF(0), FP64_0(1), FP64_INF(0) } },
@@ -7995,6 +7288,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_INF(0), FP64_INF(1), FP64_0(1), FP64_INF(0) } },
             { /*src1     */ { FP64_INF(1), FP64_INF(0), FP64_0(1), FP64_INF(0) } },
@@ -8002,6 +7294,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_INF(0), FP64_INF(0),     FP64_1(0),   FP64_INF(0)     } },
             { /*src1     */ { FP64_1(0),   FP64_NORM_V0(0), FP64_INF(0), FP64_NORM_V1(0) } },
@@ -8009,6 +7300,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_INF(1), FP64_INF(0),     FP64_NORM_V3(0), FP64_INF(1)     } },
             { /*src1     */ { FP64_1(1),   FP64_NORM_V3(1), FP64_INF(1),     FP64_NORM_V1(1) } },
@@ -8016,6 +7306,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
     /*
      * Normals.
@@ -8026,6 +7315,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_NORM_MAX(1), FP64_NORM_V3(1), FP64_1(0),       FP64_1(1)        } },
             { /*src1     */ { FP64_1(1),        FP64_1(0),       FP64_NORM_V1(0), FP64_NORM_MIN(1) } },
@@ -8033,6 +7321,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_V(0, 0xbcd80e0108cc0, 0x42e)/*244555555308646.00*/, FP64_V(1, 0x68b83b1ed4000, 0x41e)/*-3025935759.4140625*/, FP64_V(0, 0xbcd80e0108cc0, 0x42e)/*244555555308646*/, FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/ } },
             { /*src1     */ { FP64_V(0, 0x8000000000000, 0x3fe)/*              0.75*/, FP64_V(1, 0,               0x400)/*         -2.0000000*/, FP64_1(0),                                            FP64_V(0, 0x8000000000000, 0x400)/*              3.00*/ } },
@@ -8040,6 +7327,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_1(0),                 FP64_1(0),                                                FP64_NORM_SAFE_INT_MIN(0), FP64_1(0)                 } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_V(0, FP64_FRAC_NORM_MAX - 1, FP64_EXP_SAFE_INT_MAX), FP64_1(0),                 FP64_NORM_SAFE_INT_MIN(1) } },
@@ -8047,6 +7333,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_NORM_V0(0), FP64_NORM_V1(1), FP64_NORM_V2(0), FP64_NORM_V3(1) } },
             { /*src1     */ { FP64_1(0),       FP64_1(1),       FP64_1(1),       FP64_1(1)       } },
@@ -8054,6 +7339,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           /** @todo More Normals. */
     /*
@@ -8065,6 +7349,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_DENORM_MIN(0), FP64_0(0)          } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0),          FP64_DENORM_MIN(0) } },
@@ -8072,6 +7355,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_DE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_DE },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0),          FP64_DENORM_MIN(0), FP64_0(0)          } },
             { /*src1     */ { FP64_0(0),          FP64_DENORM_MAX(0), FP64_0(0),          FP64_DENORM_MIN(0) } },
@@ -8079,6 +7361,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_1(0),          FP64_DENORM_MIN(0), FP64_1(0)          } },
             { /*src1     */ { FP64_1(0),          FP64_DENORM_MAX(0), FP64_1(0),          FP64_DENORM_MIN(0) } },
@@ -8086,6 +7367,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ },
           { { /*src2     */ { FP64_DENORM_MIN(1), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(1) } },
             { /*src1     */ { FP64_DENORM_MAX(1), FP64_DENORM_MIN(1), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0) } },
@@ -8093,6 +7373,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_1(0),       FP64_NORM_V1(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_V0(0), FP64_1(0),       FP64_DENORM_MAX(0), FP64_DENORM_MIN(0) } },
@@ -8100,6 +7379,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_DE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_DE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(1) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(1), FP64_DENORM_MIN(1) } },
@@ -8107,6 +7385,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(1) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(1), FP64_DENORM_MIN(1) } },
@@ -8114,6 +7391,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_PE_FUZZY /* IEM */ },
     /*
      * Overflow, Precision.
@@ -8124,6 +7400,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_V3(1), FP64_1(0) } },
             { /*src1     */ { FP64_1(0),        FP64_NORM_MAX(0), FP64_1(0),       FP64_1(0) } },
@@ -8131,6 +7406,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src2     */ { FP64_NORM_V3(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_1(0)       } },
             { /*src1     */ { FP64_1(0),       FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_V1(0) } },
@@ -8138,6 +7412,5 @@
               /*mxcsr:in */ (X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM)) | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ (X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM)) | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*256:out  */ (X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM)) | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ true, true },
+              /*256:out  */ (X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM)) | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MIN(1), FP64_NORM_MIN(1),                                       FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_NORM_MIN(1), FP64_NORM_MAX(1),                                       FP64_NORM_MAX(0) } },
@@ -8145,6 +7418,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_OE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src2     */ { FP64_NORM_V3(0), FP64_1(1),       FP64_NORM_MAX(1), FP64_NORM_MIN(0)                                       } },
             { /*src1     */ { FP64_1(0),       FP64_NORM_V2(1), FP64_NORM_MAX(1), FP64_NORM_MAX(1)                                       } },
@@ -8152,6 +7424,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM) | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM) | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM) | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM) | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0),                         FP64_NORM_MAX(0), FP64_NORM_SAFE_INT_MAX(1),                FP64_NORM_SAFE_INT_MIN(0)            } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0),                         FP64_NORM_MAX(1), FP64_NORM_SAFE_INT_MAX(1),                FP64_NORM_SAFE_INT_MAX(0)            } },
@@ -8159,6 +7430,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0),                         FP64_NORM_MAX(0), FP64_NORM_SAFE_INT_MAX(1),                FP64_NORM_SAFE_INT_MIN(0)            } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0),                         FP64_NORM_MAX(1), FP64_NORM_SAFE_INT_MAX(1),                FP64_NORM_SAFE_INT_MAX(0)            } },
@@ -8166,6 +7436,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE },
     /*
      * Invalids.
@@ -8241,6 +7510,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_0_x7(0) } },
             { /*src1     */ { FP32_0(0), FP32_0_x7(0) } },
@@ -8248,6 +7516,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V2 } },
@@ -8255,6 +7522,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(1), FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_0(1), FP32_RAND_x7_V5 } },
@@ -8262,6 +7528,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(1), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V7 } },
@@ -8269,6 +7534,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_0(1), FP32_RAND_x7_V1 } },
@@ -8276,6 +7540,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_1(0), FP32_RAND_x7_V2 } },
@@ -8283,6 +7546,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Infinity.
@@ -8293,6 +7555,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1), FP32_0_x7(0) } },
             { /*src1     */ { FP32_1(1),   FP32_0_x7(0) } },
@@ -8300,6 +7561,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0), FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V0 } },
@@ -8307,6 +7567,5 @@
               /*mxcsr:in */ (X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM) | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ (X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM) | X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1), FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V1 } },
@@ -8314,6 +7573,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_1(0),   FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V2 } },
@@ -8321,6 +7579,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0), FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_1(1),   FP32_RAND_x7_V0 } },
@@ -8328,6 +7585,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V3 } },
@@ -8335,6 +7591,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Normals.
@@ -8345,6 +7600,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x61e000, 0x89)/*   1807*/, FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_V(0, 0x504000, 0x8a)/*   3332*/, FP32_RAND_x7_V5 } },
@@ -8352,6 +7606,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_1(0),                 FP32_RAND_x7_V6 } },
@@ -8359,6 +7612,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x61e000, 0x89)/*   1807*/, FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_V(0, 0x504000, 0x8a)/*   3332*/, FP32_RAND_x7_V2 } },
@@ -8366,6 +7618,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x4a30b8, 0x8f)/* 103521.4375*/, FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_V(0, 0x600000, 0x82)/*     14.0000*/, FP32_RAND_x7_V2 } },
@@ -8373,6 +7624,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x1a5200, 0x8c)/*     9876.5*/, FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_V(1, 0x1a4000, 0x89)/*    -1234.0*/, FP32_RAND_x7_V5 } },
@@ -8380,6 +7630,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_1(1),        FP32_RAND_x7_V4 } },
@@ -8387,6 +7636,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x23b6a0, 0x8e)/*41910.625000*/, FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_V(0, 0,        0x7c)/*    0.125000*/, FP32_RAND_x7_V5 } },
@@ -8394,6 +7642,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_1(0),                 FP32_RAND_x7_V1 } },
@@ -8401,6 +7648,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /** @todo More Normals. */
     /*
@@ -8412,6 +7658,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_0(0),          FP32_RAND_x7_V3 } },
@@ -8419,6 +7664,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),          FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V2 } },
@@ -8426,6 +7670,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V3 } },
@@ -8433,6 +7676,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /** @todo More Denormals. */
     /*
@@ -8498,6 +7740,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -8505,6 +7746,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_NORM_V3(0), FP64_NORM_V2(0), FP64_0(0)       } },
             { /*src1     */ { FP64_0(0), FP64_0(1),       FP64_0(1),       FP64_NORM_V1(0) } },
@@ -8512,6 +7752,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(1), FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_0(1), FP64_RAND_V0(1), FP64_RAND_V1(1), FP64_RAND_V2(0) } },
@@ -8519,6 +7758,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(1), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V2(1), FP64_RAND_V3(0), FP64_RAND_V0(0) } },
@@ -8526,6 +7764,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_0(1), FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V0(0) } },
@@ -8533,6 +7770,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_1(0), FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V0(0) } },
@@ -8540,6 +7776,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Infinity.
@@ -8550,6 +7785,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_1(1),   FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -8557,6 +7791,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0), FP64_RAND_V1(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V2(1) } },
@@ -8564,6 +7797,5 @@
               /*mxcsr:in */ (X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM) | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ (X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM) | X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1), FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V0(0) } },
@@ -8571,6 +7803,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_1(0),   FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V1(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
@@ -8578,6 +7809,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0), FP64_INF(0), FP64_INF(1), FP64_INF(1) } },
             { /*src1     */ { FP64_1(1),   FP64_INF(1), FP64_INF(1), FP64_INF(0) } },
@@ -8585,6 +7815,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1), FP64_QNAN(0), FP64_SNAN(0), FP64_RAND_V0(0) } },
             { /*src1     */ { FP64_INF(0), FP64_QNAN(0), FP64_SNAN(0), FP64_RAND_V0(0) } },
@@ -8592,6 +7821,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Normals.
@@ -8602,6 +7830,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xaf00000000000, 0x406)/*      215.50*/, FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_V(0, 0x2d69a80000000, 0x413)/*  1234586.50*/, FP64_RAND_V1(0), FP64_RAND_V1(1), FP64_RAND_V0(1) } },
@@ -8609,6 +7836,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(1, 0x107526e749f80, 0x42b)/*-18723145413791.50*/, FP64_RAND_V3(0), FP64_RAND_V1(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_V(1, 0x4000000000000, 0x400)/*             -2.50*/, FP64_RAND_V0(0), FP64_RAND_V2(1), FP64_RAND_V2(1) } },
@@ -8616,6 +7842,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0x6fee0e4bd0000, 0x420)/* 12345678999.62500*/, FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_V(0, 0xb800000000000, 0x402)/*          13.75000*/, FP64_RAND_V2(0), FP64_RAND_V1(1), FP64_RAND_V3(1) } },
@@ -8623,6 +7848,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(1), FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_1(1),        FP64_RAND_V1(1), FP64_RAND_V0(0), FP64_RAND_V2(0) } },
@@ -8630,6 +7854,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xbcd80e0108cc0, 0x42e)/*244555555308646.00*/, FP64_RAND_V2(0), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_V(0, 0x8000000000000, 0x3fe)/*              0.75*/, FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
@@ -8637,6 +7860,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(1, 0x68b83b1ed4000, 0x41e)/*-3025935759.4140625*/, FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_V(1, 0,               0x400)/*         -2.0000000*/, FP64_RAND_V2(0), FP64_RAND_V1(1), FP64_RAND_V3(1) } },
@@ -8644,6 +7866,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/, FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_V(0, 0x8000000000000, 0x400)/*              3.00*/, FP64_RAND_V1(1), FP64_RAND_V1(1), FP64_RAND_V3(0) } },
@@ -8651,6 +7872,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_1(0),                 FP64_0(0),                                                FP64_NORM_SAFE_INT_MIN(0), FP64_NORM_MAX(1)          } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_V(0, FP64_FRAC_NORM_MAX - 1, FP64_EXP_SAFE_INT_MAX), FP64_INF(1),               FP64_NORM_SAFE_INT_MIN(1) } },
@@ -8658,6 +7878,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_V0(0), FP64_NORM_V1(1), FP64_NORM_V2(0), FP64_NORM_V3(1) } },
             { /*src1     */ { FP64_1(0),       FP64_SNAN(0),    FP64_SNAN(1),    FP64_QNAN(0)    } },
@@ -8665,6 +7884,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Denormals.
@@ -8675,6 +7893,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0),          FP64_0(0),           FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0),  FP64_RAND_V1(1), FP64_RAND_V3(0) } },
@@ -8682,6 +7899,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_RAND_V1(1), FP64_RAND_V1(1), FP64_RAND_V3(0) } },
@@ -8689,6 +7905,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_RAND_V2(0), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_1(0),          FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V3(1) } },
@@ -8696,6 +7911,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(1), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_DENORM_MAX(1), FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V2(1) } },
@@ -8703,6 +7917,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_1(1),          FP64_RAND_V3(0), FP64_RAND_V3(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
@@ -8710,6 +7923,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_DE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_1(1),          FP64_RAND_V3(0), FP64_RAND_V3(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
@@ -8717,6 +7929,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_1(1),          FP64_RAND_V3(0), FP64_RAND_V3(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
@@ -8724,6 +7935,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_DE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V1(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V0(0) } },
@@ -8731,6 +7941,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
 #ifdef TODO_X86_MXCSR_PE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_PE not set in 128:out */
  /*--|34*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V1(0) } },
@@ -8739,6 +7948,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
 #endif /* TODO_X86_MXCSR_PE_IEM */
  /*34|35*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V1(0) } },
@@ -8747,6 +7955,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(1), FP64_DENORM_MIN(1) } },
@@ -8754,6 +7961,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(1), FP64_DENORM_MIN(1) } },
@@ -8761,6 +7967,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(1), FP64_DENORM_MIN(1) } },
@@ -8768,6 +7973,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
     /*
      * Invalids.
@@ -8833,6 +8037,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -8840,6 +8043,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -8847,6 +8049,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -8854,6 +8055,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0) } },
@@ -8861,6 +8061,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
           { { /*src2     */ { FP32_NORM_V0(0), FP32_NORM_V1(1), FP32_0(0),       FP32_NORM_V3(1), FP32_0(0), FP32_NORM_V1(1), FP32_NORM_V4(0), FP32_NORM_V3(0) } },
             { /*src1     */ { FP32_0(0),       FP32_0(1),       FP32_0(1),       FP32_0(0),       FP32_0(0), FP32_0(0),       FP32_0(0),       FP32_0(1)       } },
@@ -8868,6 +8067,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE },
     /*
      * Infinity.
@@ -8878,6 +8076,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
               /*128:out  */ (X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM) | X86_MXCSR_IE,
-              /*256:out  */ (X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM) | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ (X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM) | X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -8885,6 +8082,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(0), FP32_0(1), FP32_0(1), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -8892,6 +8088,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(0)  } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1) } },
@@ -8899,6 +8094,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_IE },
           { { /*src2     */ { FP32_INF(0), FP32_INF(1), FP32_0(0), FP32_INF(1), FP32_0(1), FP32_INF(1), FP32_INF(1), FP32_INF(0) } },
             { /*src1     */ { FP32_INF(1), FP32_INF(1), FP32_0(1), FP32_INF(1), FP32_0(1), FP32_INF(1), FP32_INF(1), FP32_INF(1) } },
@@ -8906,6 +8100,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
           { { /*src2     */ { FP32_INF(0),  FP32_INF(1),  FP32_QNAN(0), FP32_QNAN(1), FP32_INF(0),  FP32_QNAN(1), FP32_QNAN(0), FP32_INF(1)  } },
             { /*src1     */ { FP32_QNAN(0), FP32_QNAN(0), FP32_INF(1),  FP32_INF(1),  FP32_QNAN(1), FP32_INF(0),  FP32_INF(0),  FP32_QNAN(1) } },
@@ -8913,6 +8106,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_INF(0),  FP32_INF(1),  FP32_QNAN(0), FP32_QNAN(1), FP32_INF(0),  FP32_QNAN(1), FP32_QNAN(0), FP32_INF(1)  } },
             { /*src1     */ { FP32_QNAN(0), FP32_QNAN(0), FP32_INF(1),  FP32_INF(1),  FP32_QNAN(1), FP32_INF(0),  FP32_INF(0),  FP32_QNAN(1) } },
@@ -8920,6 +8112,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ },
     /*
      * Overflow, Precision.
@@ -8931,6 +8122,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_PE_IEM */
  /*13|14*/{ { /*src2     */ { FP32_1(0), FP32_1(1), FP32_1(0), FP32_1(0), FP32_NORM_MAX(1), FP32_1(0), FP32_NORM_MAX(1),       FP32_2(0)                                            } },
@@ -8939,6 +8129,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_UM_FIXED },
 #ifdef TODO_X86_MXCSR_PE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_PE not set in 256:out */
  /*--|15*/{ { /*src2     */ { FP32_V(0,0,0x7e)/*0.50*/, FP32_1(1), FP32_1(0), FP32_1(0), FP32_NORM_MAX(1), FP32_1(0), FP32_NORM_MAX(1),     FP32_NORM_MAX(0) } },
@@ -8947,6 +8136,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_PE_IEM */
  /*14|16*/{ { /*src2     */ { FP32_V(0,0,0x7e)/*0.50*/, FP32_1(1), FP32_1(0), FP32_1(0), FP32_NORM_MAX(1), FP32_1(0), FP32_NORM_MAX(1),     FP32_NORM_MAX(0) } },
@@ -8955,6 +8143,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_V(0,0,0x7e)/*0.50*/, FP32_1(1), FP32_1(0), FP32_1(0), FP32_NORM_MAX(1), FP32_1(0), FP32_NORM_MAX(1),     FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0),         FP32_1(0), FP32_0(0), FP32_1(0), FP32_0(0),        FP32_1(0), FP32_1(0),            FP32_0(0)        } },
@@ -8962,6 +8149,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_OM_FIXED },
 #ifdef TODO_X86_MXCSR_PE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_PE not set in 128:out or 256:out */
  /*--|18*/{ { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(0), FP32_1(0), FP32_1(0), FP32_NORM_MAX(0), FP32_1(1), FP32_1(0), FP32_NORM_MIN(0) } },
@@ -8970,6 +8156,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_PE_IEM */
  /*16|19*/{ { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(0), FP32_1(0), FP32_1(0), FP32_NORM_MAX(0), FP32_1(1), FP32_1(0), FP32_NORM_MIN(0) } },
@@ -8978,6 +8163,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(0), FP32_1(0), FP32_1(0), FP32_NORM_MAX(0), FP32_1(1), FP32_1(0), FP32_NORM_MIN(0) } },
             { /*src1     */ { FP32_NORM_MIN(0), FP32_NORM_MAX(1), FP32_1(0), FP32_1(0), FP32_NORM_MIN(1), FP32_1(0), FP32_1(1), FP32_NORM_MAX(0) } },
@@ -8985,6 +8169,5 @@
               /*mxcsr:in */ X86_MXCSR_UM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(1), FP32_NORM_V1(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MIN(0), FP32_NORM_MIN(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_INF(0),      FP32_0(0),        FP32_NORM_V1(0), FP32_INF(0),      FP32_INF(0),      FP32_0(1),        FP32_0(1),        FP32_INF(1)      } },
@@ -8992,6 +8175,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(0), FP32_NORM_V3(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MIN(0), FP32_NORM_MIN(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_0(1),        FP32_0(0),       FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(1),        FP32_0(1),        FP32_INF(1)      } },
@@ -8999,6 +8181,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_2(0), FP32_1(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1) } },
             { /*src1     */ { FP32_0(0),        FP32_NORM_MAX(0), FP32_INF(1),      FP32_2(1), FP32_2(0), FP32_INF(1),      FP32_NORM_MAX(0), FP32_0(0)        } },
@@ -9006,6 +8187,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_1(0),       FP32_NORM_V2(1), FP32_1(1),       FP32_NORM_V6(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_V7(0), FP32_NORM_V2(0), FP32_NORM_V4(1), FP32_NORM_V6(1), FP32_INF(0),      FP32_INF(0),      FP32_INF(0),      FP32_INF(0)      } },
@@ -9013,6 +8193,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ },
     /** @todo More Overflow/Precision. */
     /*
@@ -9024,6 +8203,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_V(0, 0x61e000, 0x89)/*   1807*/, FP32_V(0, 0x61e000, 0x89)/*   1807*/, FP32_V(0, 0x4a30b8, 0x8f)/* 103521.4375*/, FP32_V(0, 0x1a5200, 0x8c)/*     9876.5*/, FP32_V(0, 0x23b6a0, 0x8e)/*41910.625000*/, FP32_V(0, 0x23b6a0, 0x8e)/*41910.625000*/, FP32_V(0, 0,        0x7d)/*0.2500*/, FP32_V(0, 0x504000, 0x8a)/*    3332*/ } },
             { /*src1     */ { FP32_V(0, 0x37be78, 0x95)/*6020924*/, FP32_V(0, 0x37be78, 0x95)/*6020924*/, FP32_V(0, 0x30eaa1, 0x93)/*1449300.1250*/, FP32_V(1, 0x39f7d1, 0x96)/*-12187601.0*/, FP32_V(0, 0x23b6a0, 0x8b)/* 5238.828125*/, FP32_V(0, 0x23b6a0, 0x8b)/* 5238.828125*/, FP32_V(0, 0x600000, 0x7d)/*0.4375*/, FP32_V(1, 0x37be78, 0x95)/*-6020924*/ } },
@@ -9031,6 +8209,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_1(0),                 FP32_NORM_SAFE_INT_MAX(1), FP32_1(1),                 FP32_NORM_SAFE_INT_MIN(1), FP32_1(1),                 FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MAX(0) } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MAX(1), FP32_NORM_SAFE_INT_MAX(0), FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MIN(0), FP32_0(0),                 FP32_0(1)                 } },
@@ -9038,6 +8215,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_1(0),        FP32_NORM_MAX(1), FP32_1(1),        FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_1(0),        FP32_1(1)        } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MIN(0), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MIN(0) } },
@@ -9045,6 +8221,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
     /** @todo More Normals. */
    /*
@@ -9056,6 +8231,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_ZE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_ZE },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 256:out */
  /*--|30*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(1), FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1)          } },
@@ -9064,6 +8238,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*27|31*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(1), FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1)          } },
@@ -9072,6 +8245,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(1), FP32_0(0),          FP32_0(0),          FP32_0(1),          FP32_0(1)          } },
             { /*src1     */ { FP32_0(0),          FP32_0(1),          FP32_0(1),          FP32_0(0),          FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1) } },
@@ -9079,6 +8251,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_IE },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(1), FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1)          } },
             { /*src1     */ { FP32_0(0),          FP32_0(1),          FP32_0(1),          FP32_0(0),          FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1) } },
@@ -9086,6 +8257,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_IE },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_0(0),          FP32_0(0),          FP32_0(1),          FP32_0(1)          } },
             { /*src1     */ { FP32_0(0),          FP32_0(1),          FP32_0(1),          FP32_0(0),          FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1) } },
@@ -9093,6 +8263,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_ZE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_ZE },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1)          } },
             { /* =>      */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_DENORM_MIN(0) } },
@@ -9100,6 +8269,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 256:out */
  /*--|36*/{ { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1)          } },
@@ -9108,6 +8276,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*32|37*/{ { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1)          } },
@@ -9116,6 +8283,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_0(0),          FP32_0(0),          FP32_0(1),          FP32_0(1)          } },
             { /*src1     */ { FP32_0(0),          FP32_0(1),          FP32_0(1),          FP32_0(0),          FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1) } },
@@ -9123,6 +8289,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_IE },
           { { /*src2     */ { FP32_1(0),          FP32_1(0),          FP32_1(1),          FP32_1(1),          FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1) } },
             { /*src1     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_0(0),          FP32_0(1),          FP32_0(1),          FP32_0(0)          } },
@@ -9130,6 +8295,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_IE },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(1), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1) } },
@@ -9137,6 +8301,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP | X86_MXCSR_IE },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(1), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1) } },
@@ -9144,6 +8307,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(1), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1) } },
@@ -9151,6 +8313,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(1), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MIN(1) } },
@@ -9158,6 +8319,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_IE },
     /** @todo More Denormals. */
     /*
@@ -9234,6 +8394,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_IE },
           { { /*src2     */ { FP64_0(1),    FP64_0(1),    FP64_0(0),    FP64_0(0) } },
             { /*src1     */ { FP64_0(1),    FP64_0(0),    FP64_0(1),    FP64_0(0) } },
@@ -9241,6 +8400,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_IE },
           { { /*src2     */ { FP64_0(1),    FP64_0(1),    FP64_0(0),    FP64_0(0) } },
             { /*src1     */ { FP64_0(1),    FP64_0(0),    FP64_0(1),    FP64_0(0) } },
@@ -9248,6 +8406,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE },
           { { /*src2     */ { FP64_0(1),    FP64_0(1),    FP64_0(0),    FP64_0(0) } },
             { /*src1     */ { FP64_0(1),    FP64_0(0),    FP64_0(1),    FP64_0(0) } },
@@ -9255,6 +8412,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
           { { /*src2     */ { FP64_0(1),    FP64_0(1),    FP64_0(0),    FP64_0(0) } },
             { /*src1     */ { FP64_0(1),    FP64_0(0),    FP64_0(1),    FP64_0(0) } },
@@ -9262,6 +8418,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE },
           { { /*src2     */ { FP64_0(1),    FP64_0(1),    FP64_0(0),    FP64_0(0) } },
             { /*src1     */ { FP64_0(1),    FP64_0(0),    FP64_0(1),    FP64_0(0) } },
@@ -9269,6 +8424,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE },
           { { /*src2     */ { FP64_NORM_V0(0), FP64_NORM_V1(1), FP64_0(0),       FP64_0(1)       } },
             { /*src1     */ { FP64_0(0),       FP64_0(0),       FP64_NORM_V2(1), FP64_NORM_V3(1) } },
@@ -9276,6 +8430,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_ZE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_ZE },
     /*
      * Infinity.
@@ -9286,6 +8439,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP64_0(0),   FP64_0(0),   FP64_0(1),   FP64_0(1)   } },
             { /*src1     */ { FP64_INF(0), FP64_INF(1), FP64_INF(0), FP64_INF(1) } },
@@ -9293,6 +8445,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_INF(0),  FP64_INF(0),  FP64_INF(1),  FP64_INF(1) } },
             { /*src1     */ { FP64_INF(0),  FP64_INF(1),  FP64_INF(0),  FP64_INF(1) } },
@@ -9300,6 +8451,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(0),  FP64_INF(0),  FP64_INF(1),  FP64_INF(1) } },
             { /*src1     */ { FP64_INF(0),  FP64_INF(1),  FP64_INF(0),  FP64_INF(1) } },
@@ -9307,6 +8457,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(0), FP64_INF(0),     FP64_1(1),   FP64_NORM_V1(1) } },
             { /*src1     */ { FP64_1(0),   FP64_NORM_V0(1), FP64_INF(0), FP64_INF(1)     } },
@@ -9314,6 +8463,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_INF(0), FP64_INF(0),     FP64_1(1),   FP64_NORM_V2(1) } },
             { /*src1     */ { FP64_1(0),   FP64_NORM_V3(1), FP64_INF(0), FP64_INF(1)     } },
@@ -9321,6 +8469,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
     /*
      * Normals.
@@ -9331,6 +8478,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_NORM_MAX(1), FP64_NORM_V3(1), FP64_1(0),       FP64_1(1)        } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_NORM_V3(1), FP64_NORM_V1(0), FP64_NORM_MIN(0) } },
@@ -9338,6 +8484,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_V(0, 0xbcd80e0108cc0, 0x42e)/*244555555308646.00*/, FP64_V(1, 0x68b83b1ed4000, 0x41e)/*-3025935759.4140625*/, FP64_V(0, 0xbcd80e0108cc0, 0x42e)/*244555555308646*/, FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/ } },
             { /*src1     */ { FP64_V(0, 0x4da20a80c6990, 0x42e)/*183416666481484.50*/, FP64_V(0, 0x68b83b1ed4000, 0x41f)/* 6051871518.8281250*/, FP64_V(0, 0xbcd80e0108cc0, 0x42e)/*244555555308646*/, FP64_V(0, 0x4a6a82b05f744, 0x42f)/*363296296296308.25*/ } },
@@ -9345,6 +8490,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_1(0),                 FP64_1(0),                                                FP64_NORM_SAFE_INT_MIN(0), FP64_1(0)                 } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_V(0, FP64_FRAC_NORM_MAX - 1, FP64_EXP_SAFE_INT_MAX), FP64_NORM_SAFE_INT_MIN(0), FP64_NORM_SAFE_INT_MIN(1) } },
@@ -9352,6 +8496,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_NORM_V0(0), FP64_NORM_V1(1), FP64_NORM_V2(0), FP64_NORM_V3(1) } },
             { /*src1     */ { FP64_NORM_V0(0), FP64_NORM_V1(0), FP64_NORM_V2(1), FP64_NORM_V3(0) } },
@@ -9359,6 +8502,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           /** @todo More Normals. */
     /*
@@ -9370,6 +8512,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE },
           { { /*src2     */ { FP64_1(0), FP64_1(1), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0),          FP64_0(0)          } },
@@ -9377,6 +8518,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_DE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_DE },
           { { /*src2     */ { FP64_1(0), FP64_1(1), FP64_1(0),          FP64_1(0)          } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0) } },
@@ -9384,6 +8524,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_DE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_DE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */ },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 256:out */
  /*--|21*/{ { /*src2     */ { FP64_1(0), FP64_1(1), FP64_1(0),          FP64_1(0)          } },
@@ -9392,6 +8531,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*21|22*/{ { /*src2     */ { FP64_1(0), FP64_1(1), FP64_1(0),          FP64_1(0)          } },
@@ -9400,6 +8538,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 256:out */
  /*--|23*/{ { /*src2     */ { FP64_1(0), FP64_1(1), FP64_1(0),          FP64_1(0)          } },
@@ -9408,6 +8545,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*22|24*/{ { /*src2     */ { FP64_1(0), FP64_1(1), FP64_1(0),          FP64_1(0)          } },
@@ -9416,6 +8552,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_UM,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP64_1(0),          FP64_1(0),          FP64_DENORM_MIN(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_0(0),          FP64_1(1)          } },
@@ -9423,6 +8558,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_IE | X86_MXCSR_ZE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_IE | X86_MXCSR_ZE },
           { { /*src2     */ { FP64_1(0),          FP64_1(0),          FP64_DENORM_MAX(0), FP64_DENORM_MIN(0),} },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_1(0),          FP64_1(0)          } },
@@ -9430,6 +8564,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_ZE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_ZE },
           { { /*src2     */ { FP64_DENORM_MIN(1), FP64_DENORM_MIN(1), FP64_DENORM_MIN(0), FP64_DENORM_MAX(1) } },
             { /*src1     */ { FP64_1(0),          FP64_1(1),          FP64_DENORM_MIN(0), FP64_DENORM_MAX(1) } },
@@ -9437,6 +8570,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_ZE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_ZE | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_ZE | X86_MXCSR_IE },
           { { /*src2     */ { FP64_1(0),       FP64_NORM_V1(0), FP64_DENORM_MAX(0), FP64_1(0)          } },
             { /*src1     */ { FP64_NORM_V0(0), FP64_NORM_V1(0), FP64_0(0),          FP64_DENORM_MAX(0) } },
@@ -9444,6 +8576,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_DE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_DE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(1) } },
             { /*src1     */ { FP64_0(0),          FP64_0(0),          FP64_INF(1),        FP64_INF(0)        } },
@@ -9451,6 +8582,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(1) } },
             { /*src1     */ { FP64_0(0),          FP64_0(0),          FP64_0(1),          FP64_0(0)          } },
@@ -9458,6 +8588,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE },
     /*
      * Overflow, Precision.
@@ -9468,6 +8597,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_NORM_V3(1), FP64_1(1), FP64_NORM_MIN(0), FP64_NORM_MIN(0) } },
             { /*src1     */ { FP64_NORM_V3(0), FP64_1(1), FP64_NORM_MIN(1), FP64_NORM_MAX(0) } },
@@ -9475,6 +8603,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */ },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_V3(1), FP64_NORM_MAX(1) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_INF(0),      FP64_NORM_V3(1), FP64_NORM_MIN(0) } },
@@ -9482,6 +8609,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src2     */ { FP64_NORM_V3(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_V(1, 0, 0x3fe)/*-0.5*/ } },
             { /*src1     */ { FP64_NORM_V3(1), FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1)            } },
@@ -9489,6 +8615,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP64_NORM_V3(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_V(1, 0, 0x3fe)/*-0.5*/ } },
             { /*src1     */ { FP64_NORM_V3(1), FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1)            } },
@@ -9496,6 +8621,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_V3(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_V(1, 0, 0x3fe)/*-0.5*/ } },
             { /*src1     */ { FP64_NORM_V3(1), FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1)            } },
@@ -9503,6 +8627,5 @@
               /*mxcsr:in */ (X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM)) | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ (X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM)) | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ (X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM)) | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*xcpt?    */ false, true },
+              /*256:out  */ (X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM)) | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */ },
           { { /*src2     */ { FP64_NORM_V3(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_V(1, 0, 0x3fe)/*-0.5*/ } },
             { /*src1     */ { FP64_NORM_V3(1), FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_MAX(1)            } },
@@ -9510,6 +8633,5 @@
               /*mxcsr:in */ (X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM)) | X86_MXCSR_DAZ,
               /*128:out  */ (X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM)) | X86_MXCSR_DAZ,
-              /*256:out  */ (X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM)) | X86_MXCSR_DAZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*xcpt?    */ false, true },
+              /*256:out  */ (X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM)) | X86_MXCSR_DAZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */ },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MIN(1), FP64_NORM_MIN(1),                                       FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_INF(0),      FP64_0(0),        FP64_V(0, FP64_FRAC_NORM_MAX, RTFLOAT64U_EXP_BIAS + 1), FP64_INF(0)      } },
@@ -9517,6 +8639,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OM | X86_MXCSR_UM | X86_MXCSR_PM },
           { { /*src2     */ { FP64_NORM_V3(0), FP64_1(1),       FP64_V(1, 0, 0x3fe)/*-0.5*/, FP64_NORM_MIN(0)                                       } },
             { /*src1     */ { FP64_NORM_V3(0), FP64_NORM_V2(0), FP64_NORM_MAX(0),            FP64_V(1, FP64_FRAC_NORM_MAX, RTFLOAT64U_EXP_BIAS + 1) } },
@@ -9524,6 +8645,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM) | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM) | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM) | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_XCPT_MASK & ~(X86_MXCSR_OM | X86_MXCSR_PM) | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* i7-10700, IEM */ },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0),                         FP64_NORM_MAX(0), FP64_NORM_SAFE_INT_MAX(1),                                FP64_NORM_SAFE_INT_MIN(0)            } },
             { /*src1     */ { FP64_V(0, FP64_FRAC_NORM_MAX, FP64_FRAC_BITS + 1), FP64_NORM_MAX(1), FP64_V(0, FP64_FRAC_NORM_MAX - 1, 0x468),                 FP64_V(0, FP64_FRAC_NORM_MAX, 0x035) } },
@@ -9531,6 +8651,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_PE },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0),                         FP64_NORM_MAX(0), FP64_V(0, 0x8000000000000, 0x400)/*3.0*/, FP64_1(1) } },
             { /*src1     */ { FP64_V(0, FP64_FRAC_NORM_MAX, FP64_FRAC_BITS + 1), FP64_INF(1),      FP64_1(1),                                FP64_1(0) } },
@@ -9538,6 +8657,5 @@
               /*mxcsr:in */ X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_PE },
     /*
      * Invalids.
@@ -9613,6 +8731,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),    FP32_0_x7(0) } },
             { /*src1     */ { FP32_0(0),    FP32_0_x7(0) } },
@@ -9620,6 +8737,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),    FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_0(0),    FP32_RAND_x7_V2 } },
@@ -9627,6 +8743,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(1),    FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_0(1),    FP32_RAND_x7_V3 } },
@@ -9634,6 +8749,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(1),    FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_0(0),    FP32_RAND_x7_V4 } },
@@ -9641,6 +8755,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),    FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_0(1),    FP32_RAND_x7_V5 } },
@@ -9648,6 +8761,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),   FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_1(0),   FP32_RAND_x7_V6 } },
@@ -9655,6 +8767,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_FSW_ZE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Infinity.
@@ -9665,6 +8776,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1), FP32_0_x7(0) } },
             { /*src1     */ { FP32_1(1),   FP32_0_x7(0) } },
@@ -9672,6 +8782,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0),  FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_INF(0),  FP32_RAND_x7_V0 } },
@@ -9679,6 +8788,5 @@
               /*mxcsr:in */ (X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM) | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ (X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM) | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1),  FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_INF(0),  FP32_RAND_x7_V1 } },
@@ -9686,6 +8794,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_1(0),   FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V6 } },
@@ -9693,6 +8800,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_1(1),   FP32_RAND_x7_V5 } },
@@ -9700,6 +8806,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1),  FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_INF(0),  FP32_RAND_x7_V3 } },
@@ -9707,6 +8812,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
     /*
      * Normals.
@@ -9717,6 +8821,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x61e000, 0x89)/*   1807*/, FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_V(0, 0x37be78, 0x95)/*6020924*/, FP32_RAND_x7_V1 } },
@@ -9724,6 +8827,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V2 } },
@@ -9731,6 +8833,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x61e000, 0x89)/*   1807*/, FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_V(0, 0x37be78, 0x95)/*6020924*/, FP32_RAND_x7_V7 } },
@@ -9738,6 +8839,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x4a30b8, 0x8f)/* 103521.4375*/, FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_V(0, 0x30eaa1, 0x93)/*1449300.1250*/, FP32_RAND_x7_V3 } },
@@ -9745,6 +8845,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x1a5200, 0x8c)/*     9876.5*/, FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_V(1, 0x39f7d1, 0x96)/*-12187601.0*/, FP32_RAND_x7_V6 } },
@@ -9752,6 +8851,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_NORM_MAX(1), FP32_RAND_x7_V1 } },
@@ -9759,6 +8857,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x23b6a0, 0x8e)/*41910.625000*/, FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_V(0, 0x23b6a0, 0x8b)/* 5238.828125*/, FP32_RAND_x7_V2 } },
@@ -9766,6 +8863,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V4 } },
@@ -9773,6 +8869,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /** @todo More Normals. */
     /*
@@ -9784,6 +8879,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),          FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V1 } },
@@ -9791,6 +8885,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_ZE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),          FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V2 } },
@@ -9798,6 +8891,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_ZE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_0(0),          FP32_RAND_x7_V4 } },
@@ -9805,6 +8897,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /** @todo More Denormals. */
     /*
@@ -9872,6 +8963,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0),    FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0),    FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -9879,6 +8969,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0),    FP64_NORM_V3(0), FP64_NORM_V2(0), FP64_0(0)       } },
             { /*src1     */ { FP64_0(0),    FP64_0(1),       FP64_0(1),       FP64_NORM_V1(0) } },
@@ -9886,6 +8975,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(1),    FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_0(1),    FP64_RAND_V0(1), FP64_RAND_V1(1), FP64_RAND_V2(0) } },
@@ -9893,6 +8981,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(1),    FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_0(0),    FP64_RAND_V2(1), FP64_RAND_V3(0), FP64_RAND_V0(0) } },
@@ -9900,6 +8987,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0),    FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_0(1),    FP64_RAND_V1(1), FP64_RAND_V2(0), FP64_RAND_V0(0) } },
@@ -9907,6 +8993,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0),   FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_1(0),   FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V0(0) } },
@@ -9914,6 +8999,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_FSW_ZE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Infinity.
@@ -9924,6 +9008,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_1(1),   FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -9931,6 +9014,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0),  FP64_RAND_V1(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_INF(0),  FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V2(1) } },
@@ -9938,6 +9020,5 @@
               /*mxcsr:in */ (X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM) | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ (X86_MXCSR_XCPT_MASK & ~X86_MXCSR_IM) | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1),  FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_INF(0),  FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V0(0) } },
@@ -9945,6 +9026,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_1(0),   FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V1(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
@@ -9952,6 +9032,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0), FP64_INF(0), FP64_INF(1), FP64_INF(1) } },
             { /*src1     */ { FP64_1(1),   FP64_INF(1), FP64_INF(1), FP64_INF(0) } },
@@ -9959,6 +9038,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1),  FP64_QNAN(0), FP64_SNAN(0), FP64_RAND_V0(0) } },
             { /*src1     */ { FP64_INF(0),  FP64_QNAN(0), FP64_SNAN(0), FP64_RAND_V0(0) } },
@@ -9966,6 +9044,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
     /*
      * Normals.
@@ -9976,6 +9053,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xaf00000000000, 0x406)/*      215.50*/, FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_V(0, 0xfb74e1d800000, 0x41a)/*266053390.75*/, FP64_RAND_V1(0), FP64_RAND_V1(1), FP64_RAND_V0(1) } },
@@ -9983,6 +9059,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(1, 0x107526e749f80, 0x42b)/*-18723145413791.50*/, FP64_RAND_V3(0), FP64_RAND_V1(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_V(0, 0x549270a11c760, 0x42c)/* 46807863534478.75*/, FP64_RAND_V0(0), FP64_RAND_V2(1), FP64_RAND_V2(1) } },
@@ -9990,6 +9065,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0x6fee0e4bd0000, 0x420)/* 12345678999.62500*/, FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_V(0, 0x3c30944926c00, 0x424)/*169753086244.84375*/, FP64_RAND_V2(0), FP64_RAND_V1(1), FP64_RAND_V3(1) } },
@@ -9997,6 +9071,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(1), FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_RAND_V1(1), FP64_RAND_V0(0), FP64_RAND_V2(0) } },
@@ -10004,6 +9077,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xbcd80e0108cc0, 0x42e)/*244555555308646.00*/, FP64_RAND_V2(0), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_V(0, 0x4da20a80c6990, 0x42e)/*183416666481484.50*/, FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
@@ -10011,6 +9083,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(1, 0x68b83b1ed4000, 0x41e)/*-3025935759.4140625*/, FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_V(0, 0x68b83b1ed4000, 0x41f)/* 6051871518.8281250*/, FP64_RAND_V2(0), FP64_RAND_V1(1), FP64_RAND_V3(1) } },
@@ -10018,6 +9089,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/, FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_V(0, 0x4a6a82b05f744, 0x42f)/*363296296296308.25*/, FP64_RAND_V1(1), FP64_RAND_V1(1), FP64_RAND_V3(0) } },
@@ -10025,6 +9095,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_1(0),                 FP64_0(0),                                                FP64_NORM_SAFE_INT_MIN(0), FP64_NORM_MAX(1)          } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_V(0, FP64_FRAC_NORM_MAX - 1, FP64_EXP_SAFE_INT_MAX), FP64_INF(1),               FP64_NORM_SAFE_INT_MIN(1) } },
@@ -10032,6 +9101,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_V0(0), FP64_NORM_V1(1), FP64_NORM_V2(0), FP64_NORM_V3(1) } },
             { /*src1     */ { FP64_NORM_V0(0), FP64_SNAN(0),    FP64_SNAN(1),    FP64_QNAN(0)    } },
@@ -10039,6 +9107,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Denormals.
@@ -10050,6 +9117,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*            DENORM_MAX / -0          = -INF     &_ZE */
               /*src2     */ { FP64_0(1),          FP64_0(0),          FP64_DENORM_MIN(0), FP64_0(0)          } },
@@ -10058,6 +9124,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_ZE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*            DENORM_MAX / -0          = INF      &_ZE */
               /*src2     */ { FP64_0(1),          FP64_0(0),          FP64_DENORM_MIN(0), FP64_0(0)          } },
@@ -10066,6 +9131,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_ZE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*           -DENORM_MAX /  DENORM_MIN = (-huge)  &_DE */
               /*src2     */ { FP64_DENORM_MIN(0),                                       FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10074,6 +9138,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*           -DENORM_MAX / -DENORM_MIN = (huge)   &_DE */
               /*src2     */ { FP64_DENORM_MIN(1),                                      FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10082,6 +9145,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_RC_UP | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*           -DENORM_MIN /  DENORM_MAX = (-tiny)  &_DE &_PE */
               /*src2     */ { FP64_DENORM_MAX(0),                                             FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10090,6 +9152,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*                    -0 /  DENORM_MIN = -0       &_DE */
               /*src2     */ { FP64_DENORM_MIN(0), FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10098,6 +9159,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*                 -0.25 /  DENORM_MAX = (-HUGE)  &_DE &_PE */
               /*src2     */ { FP64_DENORM_MAX(0),                FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10106,6 +9166,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_PE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*                  42.0 /  DENORM_MIN = INF      &_DE &_PE(if OM) &_OE */
               /*src2     */ { FP64_DENORM_MIN(0),                        FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10114,6 +9173,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*                  42.0 /  DENORM_MIN = INF      &_DE &_PE(if !DM) &_OE */
               /*src2     */ { FP64_DENORM_MIN(0),                        FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10122,6 +9180,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_OE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*                  42.0 /  DENORM_MIN = INF      &_DE &!_PE(if !OM && DM) &_OE */
               /*src2     */ { FP64_DENORM_MIN(0),                        FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10130,6 +9187,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_OE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /* ~DMASKED:        42.0 /  DENORM_MIN = INF      &_DE &_OE &!_PE(if !DM)*/
               /*src2     */ { FP64_DENORM_MIN(0),                        FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10138,6 +9194,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | X86_MXCSR_OE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /* ~OMASKED:        42.0 /  DENORM_MIN = INF      &_DE &_OE &!_PE(if !OM)*/
               /*src2     */ { FP64_DENORM_MIN(0),                        FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10146,6 +9201,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /* DOMASKED:        42.0 /  DENORM_MIN = INF      &_DE &_OE &_PE(if DM && OM) */
               /*src2     */ { FP64_DENORM_MIN(0),                        FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10154,6 +9208,5 @@
               /*mxcsr:in */ X86_MXCSR_DM | X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_OM | X86_MXCSR_DE | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /* DAZ:             42.0 /  DENORM_MIN = INF      &_ZE */
               /*src2     */ { FP64_DENORM_MIN(0),                        FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10162,6 +9215,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_ZE | X86_MXCSR_DAZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*            DENORM_MAX /       -42.0 = -5e-310  &_DE &_PE(if UM) &_UE */
               /*src2     */ { FP64_V(1, 0x5000000000000, 0x404)/*-42.0*/,    FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10170,6 +9222,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*            DENORM_MAX /       -42.0 = -5e-310  &_DE &_PE(if !DM) &_UE */
               /*src2     */ { FP64_V(1, 0x5000000000000, 0x404)/*-42.0*/,    FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10178,6 +9229,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
 #ifdef TODO_X86_MXCSR_PE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_PE not set in 128:out */
  /*--|41*/{ { /*            DENORM_MAX /       -42.0 = -5e-310  &_DE &!_PE(if DM && !UM) &_UE */
@@ -10187,6 +9237,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
 #endif /* TODO_X86_MXCSR_PE_IEM */
  /*41|42*/{ { /*  UMASKED:  DENORM_MAX /        42.0 = 5e-310   &_DE &_PE(if UM) &_UE */
@@ -10196,6 +9245,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_PE | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /* ~DMASKED:  DENORM_MAX /        42.0 = 5e-310   &_DE &_PE(if !DM) &_UE */
               /*src2     */ { FP64_V(0, 0x5000000000000, 0x404)/*-42.0*/,    FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10204,6 +9252,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_PE | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
 #ifdef TODO_X86_MXCSR_PE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_PE not set in 128:out */
  /*--|44*/{ { /* D~UMASKED: DENORM_MAX /        42.0 = 5e-310   &_DE &!_PE(if DM && !UM) &_UE */
@@ -10213,6 +9260,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_PE | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
 #endif /* TODO_X86_MXCSR_PE_IEM */
  /*43|45*/{ { /* DAZ:       DENORM_MAX /       -42.0 = -0       &- */
@@ -10222,6 +9268,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /* DAZ+FZ:    DENORM_MAX /       -42.0 = -0       &- */
               /*src2     */ { FP64_V(1, 0x5000000000000, 0x404)/*-42.0*/, FP64_0(0),          FP64_RAND_V2(0), FP64_RAND_V1(1) } },
@@ -10230,6 +9275,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           /** @todo how to usefully test FZ, RC_{NEAREST,UP,DOWN,ZERO} ? */
     /*
@@ -10295,6 +9339,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -10302,6 +9345,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1) } },
@@ -10309,6 +9351,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1) } },
@@ -10316,6 +9357,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1) } },
@@ -10323,6 +9363,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1) } },
@@ -10330,6 +9369,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1) } },
@@ -10337,6 +9375,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1) } },
@@ -10344,6 +9381,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO },
     /*
      * Infinity.
@@ -10354,6 +9390,5 @@
               /*mxcsr:in */ X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_IM | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_IM | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_IM | X86_MXCSR_IE },
           { { /*src2     */ { FP32_INF(0),  FP32_INF(0), FP32_INF(0), FP32_INF(0),  FP32_INF(1), FP32_INF(1),  FP32_INF(1),  FP32_INF(1) } },
             { /*src1     */ { FP32_INF(0),  FP32_INF(0), FP32_INF(1), FP32_INF(1),  FP32_INF(0), FP32_INF(0),  FP32_INF(1),  FP32_INF(1) } },
@@ -10361,6 +9396,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
           { { /*src2     */ { FP32_INF(0),  FP32_INF(0), FP32_INF(0), FP32_INF(0),  FP32_INF(1), FP32_INF(1),  FP32_INF(1),  FP32_INF(1) } },
             { /*src1     */ { FP32_INF(0),  FP32_INF(0), FP32_INF(1), FP32_INF(1),  FP32_INF(0), FP32_INF(0),  FP32_INF(1),  FP32_INF(1) } },
@@ -10368,6 +9402,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE },
           { { /*src2     */ { FP32_INF(0),  FP32_INF(0), FP32_INF(0), FP32_INF(0),  FP32_INF(1), FP32_INF(1),  FP32_INF(1),  FP32_INF(1) } },
             { /*src1     */ { FP32_INF(0),  FP32_INF(0), FP32_INF(1), FP32_INF(1),  FP32_INF(0), FP32_INF(0),  FP32_INF(1),  FP32_INF(1) } },
@@ -10375,6 +9408,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(1), FP32_INF(1),  FP32_INF(1),  FP32_INF(1) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_INF(0), FP32_INF(0),  FP32_INF(1),  FP32_INF(1) } },
@@ -10382,6 +9414,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE },
           { { /*src2     */ { FP32_INF(0), FP32_0(0),   FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_0(1),   FP32_INF(1), FP32_INF(1) } },
             { /*src1     */ { FP32_0(0),   FP32_INF(0), FP32_INF(1), FP32_0(1),   FP32_INF(0), FP32_INF(0), FP32_0(1),   FP32_0(1)   } },
@@ -10389,6 +9420,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_INF(0),     FP32_NORM_V1(0), FP32_NORM_V2(0), FP32_INF(0),     FP32_NORM_V3(1), FP32_NORM_V2(1), FP32_INF(1),     FP32_INF(1)     } },
             { /*src1     */ { FP32_NORM_V0(0), FP32_INF(0),     FP32_INF(1),     FP32_NORM_V3(1), FP32_INF(0),     FP32_INF(0),     FP32_NORM_V1(1), FP32_NORM_V0(1) } },
@@ -10396,6 +9426,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_NORM_V7(0), FP32_NORM_V6(0), FP32_NORM_V5(0), FP32_NORM_V4(0), FP32_NORM_V3(1), FP32_NORM_V2(1), FP32_NORM_V1(1), FP32_NORM_V0(1) } },
             { /*src1     */ { FP32_INF(0),     FP32_INF(0),     FP32_INF(1),     FP32_INF(1),     FP32_INF(0),     FP32_INF(0),     FP32_INF(1),     FP32_INF(1)     } },
@@ -10403,6 +9432,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO },
     /*
      * Overflow, Precision.
@@ -10413,6 +9441,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_NORM_MAX(1), FP32_0(0), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -10420,6 +9447,5 @@
               /*mxcsr:in */ X86_MXCSR_OM,
               /*128:out  */ X86_MXCSR_OM,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MIN(0),                                     FP32_NORM_MAX(0), FP32_1(0), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_1(0), FP32_0(0),       FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0),                                     FP32_NORM_MAX(0), FP32_2(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_1(0), FP32_NORM_V7(1), FP32_NORM_MAX(0) } },
@@ -10427,6 +9453,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(1),                     FP32_NORM_V3(0), FP32_NORM_MAX(0), FP32_NORM_MAX(0),                                     FP32_NORM_MIN(1),                    FP32_0(0), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(1),                     FP32_NORM_V3(0), FP32_NORM_MAX(0), FP32_NORM_MIN(0),                                     FP32_NORM_MIN(1),                    FP32_0(0), FP32_NORM_MAX(0) } },
@@ -10434,6 +9459,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(1),                     FP32_NORM_V3(0), FP32_NORM_MAX(0), FP32_NORM_MAX(0),                                     FP32_NORM_MIN(1),                    FP32_0(0), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MIN(1),                     FP32_NORM_V3(0), FP32_NORM_MAX(0), FP32_NORM_MIN(0),                                     FP32_NORM_MIN(1),                    FP32_0(0), FP32_NORM_MAX(0) } },
@@ -10441,6 +9465,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE },
           { { /*src2     */ { FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1)                    } },
             { /*src1     */ { FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(0), FP32_0(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MIN(1)                    } },
@@ -10448,6 +9471,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_0(0), FP32_0(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MIN(1)                    } },
             { /*src1     */ { FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_0(0), FP32_0(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MIN(1)                    } },
@@ -10455,6 +9477,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -10462,6 +9483,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -10469,6 +9489,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -10476,6 +9495,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO | X86_MXCSR_OE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1), FP32_NORM_MAX(0) } },
@@ -10483,6 +9501,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_OM_FIXED },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0),                            FP32_NORM_MAX(0), FP32_0(0), FP32_NORM_SAFE_INT_MAX(1),                                FP32_NORM_SAFE_INT_MIN(0),                            FP32_NORM_MAX(0), FP32_0(0), FP32_NORM_SAFE_INT_MAX(1)                                } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0),                            FP32_NORM_MAX(1), FP32_0(0), FP32_NORM_SAFE_INT_MAX(1),                                FP32_NORM_SAFE_INT_MAX(0),                            FP32_NORM_MAX(1), FP32_0(0), FP32_NORM_SAFE_INT_MAX(1)                                } },
@@ -10490,6 +9507,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_PE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_PE },
     /*
      * Normals.
@@ -10500,6 +9516,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_V(0, 0x600000, 0x81)/* 7*/, FP32_V(0, 0x5c0000, 0x84)/*55*/, FP32_V(0, 0x534000, 0x86)/*211.25*/, FP32_V(0, 0x2514d6, 0x93)/*1352346.75*/, FP32_V(0, 0x7c9000, 0x88)/*   1010.25*/, FP32_V(0, 0x534000, 0x86)/*211.25*/ } },
             { /*src1     */ { FP32_V(0, 0x669050, 0x93)/*1888778*/, FP32_V(0, 0x1ea980, 0x8f)/*  81235*/, FP32_V(0, 0x780000, 0x84)/*62*/, FP32_V(0, 0x600000, 0x81)/* 7*/, FP32_1(0)                /*  1.00*/, FP32_V(0, 0x7c9000, 0x88)/*   1010.25*/, FP32_V(0, 0x253468, 0x93)/*1353357.00*/, FP32_1(1)                /*- 1.00*/ } },
@@ -10507,6 +9522,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_V(0, 0x6cb99c, 0x97)/*31028024*/, FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_V(1, 0x3c614e, 0x96)/*-12345678*/, FP32_V(0, 0x3c614e, 0x96)/*12345678*/, FP32_V(0, 0x712060, 0x92)/*  987654*/, FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_V(0, 0x2514d6, 0x93)/* 1352346.75*/, FP32_V(0, 0x3c614e, 0x96)/*12345678*/ } },
             { /*src1     */ { FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_V(1, 0x712060, 0x92)/*- 987654*/, FP32_V(0, 0x3c614e, 0x96)/* 12345678*/, FP32_V(0, 0x3c614e, 0x96)/*12345678*/, FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_V(1, 0x712060, 0x92)/*- 987654*/, FP32_V(1, 0x7c9000, 0x88)/*   -1010.25*/, FP32_V(0, 0x3c614e, 0x96)/*12345678*/ } },
@@ -10514,6 +9528,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ },
           { { /*src2     */ { FP32_1(0),                                                FP32_V(0, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_1(1),                                                FP32_NORM_SAFE_INT_MAX(0),                                FP32_1(1),                                                FP32_V(0, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_NORM_SAFE_INT_MAX(0),               FP32_NORM_SAFE_INT_MAX(0)                                } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0),                                FP32_1(0),                                                FP32_V(0, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_1(1),                                                FP32_V(0, FP32_FRAC_NORM_MAX - 1, FP32_EXP_SAFE_INT_MAX), FP32_1(0),                                                FP32_V(0, 0, FP32_EXP_SAFE_INT_MAX + 1), FP32_1(1)                                                } },
@@ -10521,6 +9534,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(0),               FP32_0(0),                 FP32_0(0),                 FP32_NORM_SAFE_INT_MIN(0), FP32_1(0),                               FP32_NORM_SAFE_INT_MIN(0)               } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(1), FP32_V(0, 0, FP32_EXP_SAFE_INT_MIN + 1), FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MIN(1), FP32_0(0),                 FP32_NORM_SAFE_INT_MAX(1),               FP32_NORM_SAFE_INT_MIN(0)               } },
@@ -10528,6 +9540,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_V(0, 0x3ce348, 0x90)/*193421.125*/, FP32_V(0, 0x600000, 0x7e)/*      0.875*/, FP32_V(1, 0x0a19f0, 0x8f)/*-70707.875*/, FP32_V(0, 0x3ce348, 0x90)/*193421.125*/, FP32_V(0, 0x00c6d3, 0x94)/*2109876.75*/, FP32_V(0, 0x6423f2, 0x92)/*934463.125*/, FP32_V(0, 0x316740, 0x8e)/* 45415.25*/, FP32_V(0, 0x16b43a, 0x93)/*1234567.25*/ } },
             { /*src1     */ { FP32_V(0, 0x10c030, 0x92)/*592899.000*/, FP32_V(0, 0x769b50, 0x92)/*1010101.000*/, FP32_V(0, 0x52e0b4, 0x92)/*863755.250*/, FP32_V(0, 0x430ebc, 0x91)/*399477.875*/, FP32_V(0, 0x4c20f0, 0x94)/*3344444.00*/, FP32_V(1, 0x0a19f0, 0x8f)/*-70707.875*/, FP32_V(0, 0x792318, 0x91)/*510232.75*/, FP32_V(0, 0x00c6d3, 0x94)/*2109876.75*/ } },
@@ -10535,6 +9546,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_DOWN },
     /** @todo More Normals. */
    /*
@@ -10546,6 +9556,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|35*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0),          FP32_DENORM_MAX(0), FP32_DENORM_MAX(0),                                   FP32_DENORM_MAX(0), FP32_DENORM_MAX(1),                                   FP32_0(0),          FP32_0(0)          } },
@@ -10554,6 +9563,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*35|36*/{ { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0),          FP32_DENORM_MAX(0), FP32_DENORM_MAX(0),                                   FP32_DENORM_MAX(0), FP32_DENORM_MAX(1),                                   FP32_0(0),          FP32_0(0)          } },
@@ -10562,6 +9570,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0),          FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1),                                   FP32_0(0),          FP32_0(0)          } },
             { /*src1     */ { FP32_0(0),          FP32_DENORM_MAX(1), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_0(0),          FP32_DENORM_MAX(1),                                   FP32_DENORM_MAX(0), FP32_DENORM_MAX(1) } },
@@ -10569,6 +9576,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0),          FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1),                                   FP32_0(0),          FP32_0(0)          } },
             { /*src1     */ { FP32_0(0),          FP32_DENORM_MAX(1), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_0(0),          FP32_DENORM_MAX(1),                                   FP32_DENORM_MAX(0), FP32_DENORM_MAX(1) } },
@@ -10576,6 +9582,5 @@
               /*mxcsr:in */ X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_DE | X86_MXCSR_UE | X86_MXCSR_PE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0)} },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0)} },
@@ -10583,6 +9588,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 256:out */
  /*--|40*/{ { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0)} },
@@ -10591,6 +9595,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*39|41*/{ { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0)} },
@@ -10599,6 +9602,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0) } },
@@ -10606,6 +9608,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0) } },
@@ -10613,6 +9614,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0) } },
@@ -10620,6 +9620,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0) } },
@@ -10627,6 +9626,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0) } },
@@ -10634,6 +9632,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN },
     /** @todo More Denormals. */
     /*
@@ -10710,6 +9707,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -10717,6 +9713,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -10724,6 +9719,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(1), FP64_0(0) } },
@@ -10731,6 +9725,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_0(1), FP64_0(0), FP64_0(1), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
@@ -10738,6 +9731,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
             { /*src1     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
@@ -10745,6 +9737,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_0(1), FP64_0(1), FP64_0(1), FP64_0(1) } },
             { /*src1     */ { FP64_0(1), FP64_0(1), FP64_0(1), FP64_0(1) } },
@@ -10752,6 +9743,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_0(0), FP64_0(1), FP64_0(1), FP64_0(1) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -10759,6 +9749,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_0(1), FP64_0(0), FP64_0(1), FP64_0(1) } },
             { /*src1     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
@@ -10766,6 +9755,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO },
     /*
      * Infinity.
@@ -10776,6 +9764,5 @@
               /*mxcsr:in */ X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_IM | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_IM | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_IM | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(0),  FP64_QNAN(1), FP64_QNAN(1), FP64_INF(1) } },
             { /*src1     */ { FP64_INF(0),  FP64_QNAN(1), FP64_QNAN(1), FP64_INF(1) } },
@@ -10783,6 +9770,5 @@
               /*mxcsr:in */ X86_MXCSR_IM,
               /*128:out  */ X86_MXCSR_IM | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_IM | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_IM | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(0),  FP64_INF(0), FP64_INF(0), FP64_INF(0)  } },
             { /*src1     */ { FP64_INF(0),  FP64_INF(0), FP64_INF(1), FP64_INF(1)  } },
@@ -10790,6 +9776,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(1), FP64_INF(1),  FP64_INF(1),  FP64_INF(1) } },
             { /*src1     */ { FP64_INF(0), FP64_INF(0),  FP64_INF(1),  FP64_INF(1) } },
@@ -10797,6 +9782,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(0),  FP64_INF(0), FP64_INF(0), FP64_INF(0)  } },
             { /*src1     */ { FP64_INF(0),  FP64_INF(0), FP64_INF(1), FP64_INF(1)  } },
@@ -10804,6 +9788,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(1), FP64_INF(1),  FP64_INF(1),  FP64_INF(1) } },
             { /*src1     */ { FP64_INF(0), FP64_INF(0),  FP64_INF(1),  FP64_INF(1) } },
@@ -10811,6 +9794,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(0),  FP64_INF(0), FP64_INF(0), FP64_INF(0)  } },
             { /*src1     */ { FP64_INF(0),  FP64_INF(0), FP64_INF(1), FP64_INF(1)  } },
@@ -10818,6 +9800,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(1), FP64_INF(1),  FP64_INF(1),  FP64_INF(1) } },
             { /*src1     */ { FP64_INF(0), FP64_INF(0),  FP64_INF(1),  FP64_INF(1) } },
@@ -10825,6 +9806,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_INF(1), FP64_INF(1)  } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_INF(0), FP64_INF(0)  } },
@@ -10832,6 +9812,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_IE },
           { { /*src2     */ { FP64_INF(0), FP64_0(0),   FP64_0(1),   FP64_0(1)   } },
             { /*src1     */ { FP64_0(0),   FP64_INF(0), FP64_INF(0), FP64_INF(0) } },
@@ -10839,6 +9818,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_INF(0),     FP64_NORM_V1(0), FP64_INF(1),     FP64_INF(1)     } },
             { /*src1     */ { FP64_NORM_V0(0), FP64_INF(0),     FP64_NORM_V1(1), FP64_NORM_V0(1) } },
@@ -10846,6 +9824,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_NORM_V3(0), FP64_NORM_V3(0), FP64_NORM_V1(1), FP64_NORM_V0(1) } },
             { /*src1     */ { FP64_INF(0),     FP64_INF(0),     FP64_INF(1),     FP64_INF(1)     } },
@@ -10853,6 +9830,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_ZERO },
     /*
      * Overflow, Precision.
@@ -10863,6 +9839,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_MIN(0),                                     FP64_NORM_MAX(0), FP64_1(0), FP64_NORM_MAX(1) } },
             { /*src1     */ { FP64_NORM_MAX(0),                                     FP64_NORM_MAX(0), FP64_2(0), FP64_NORM_MAX(1) } },
@@ -10870,6 +9845,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_1(0), FP64_0(0),       FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MAX(1), FP64_1(0), FP64_NORM_V3(1), FP64_NORM_MAX(0) } },
@@ -10877,6 +9851,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MIN(1),                     FP64_NORM_V3(0), FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_NORM_MIN(1),                     FP64_NORM_V3(0), FP64_NORM_MAX(0) } },
@@ -10884,6 +9857,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_MAX(0),                                     FP64_NORM_MIN(1),                    FP64_0(0), FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MIN(0),                                     FP64_NORM_MIN(1),                    FP64_0(0), FP64_NORM_MAX(0) } },
@@ -10891,6 +9863,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE },
           { { /*src2     */ { FP64_NORM_MIN(1), FP64_NORM_MAX(0), FP64_NORM_MAX(0), FP64_NORM_V2(1) } },
             { /*src1     */ { FP64_NORM_MIN(1), FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_0(0)       } },
@@ -10898,6 +9869,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MAX(0) } },
@@ -10905,6 +9875,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MAX(0) } },
@@ -10912,6 +9881,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MAX(0) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_NORM_MAX(1), FP64_NORM_MAX(1), FP64_NORM_MAX(0) } },
@@ -10919,6 +9887,5 @@
               /*mxcsr:in */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_OM | X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_OE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0),                            FP64_NORM_MAX(0), FP64_0(0), FP64_NORM_SAFE_INT_MAX(1)                                } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0),                            FP64_NORM_MAX(1), FP64_0(0), FP64_NORM_SAFE_INT_MAX(1)                                } },
@@ -10926,6 +9893,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_PE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_PE },
     /*
      * Normals.
@@ -10936,6 +9902,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP64_V(0, 0,               0x409)/*1024*/, FP64_V(0, 0,               0x409)/*1024*/, FP64_V(1, 0xc000000000000, 0x401)/* 7*/, FP64_V(0, 0xb800000000000, 0x404)/*55*/ } },
             { /*src1     */ { FP64_V(0, 0x8000000000000, 0x409)/*1536*/, FP64_V(0, 0,               0x408)/* 512*/, FP64_V(0, 0xb800000000000, 0x404)/*55*/, FP64_V(0, 0xc000000000000, 0x401)/* 7*/ } },
@@ -10943,6 +9908,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_V(0, 0x9000000000000, 0x405)/*      100*/, FP64_V(0, 0xd6f3458800000, 0x41c)/*987654321*/, FP64_V(0, 0xd6eca42000000, 0x419)/*       123450000.5*/, FP64_V(0, 0xcf0033a34f337, 0x432)/*4072598000007579.5*/ } },
             { /*src1     */ { FP64_V(0, 0xd6f3458800000, 0x41c)/*987654321*/, FP64_V(1, 0x9000000000000, 0x405)/*     -100*/, FP64_V(0, 0xcf00348ec5858, 0x432)/*4072598123457580.0*/, FP64_V(0, 0xd6eca42000000, 0x419)/*       123450000.5*/ } },
@@ -10950,6 +9914,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_V(0, FP64_FRAC_NORM_MAX - 1, FP64_EXP_SAFE_INT_MAX), FP64_V(0, FP64_FRAC_NORM_MAX - 1, FP64_EXP_SAFE_INT_MAX), FP64_NORM_SAFE_INT_MAX(0),                                FP64_NORM_SAFE_INT_MAX(0)                                } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0),                                FP64_1(0),                                                FP64_1(0),                                                FP64_1(1)                                                } },
@@ -10957,6 +9920,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_1(0),                                                FP64_NORM_SAFE_INT_MAX(0),               FP64_1(1),                                                FP64_1(1)                               } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0),                                FP64_1(0),                               FP64_V(0, FP64_FRAC_NORM_MAX - 1, FP64_EXP_SAFE_INT_MAX), FP64_NORM_SAFE_INT_MAX(1)               } },
@@ -10964,6 +9926,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO | X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MAX(1),  FP64_NORM_SAFE_INT_MIN(0),               FP64_NORM_SAFE_INT_MIN(1),               FP64_NORM_SAFE_INT_MIN(0) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(1),  FP64_NORM_SAFE_INT_MIN(0),               FP64_NORM_SAFE_INT_MIN(0),               FP64_0(0)                 } },
@@ -10971,6 +9932,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP | X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/, FP64_NORM_SAFE_INT_MIN(1),               FP64_NORM_SAFE_INT_MIN(0),               FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/ } },
             { /*src1     */ { FP64_V(0, 0xbcd80e0108cc0, 0x42e)/*244555555308646.00*/, FP64_NORM_SAFE_INT_MIN(1),               FP64_NORM_SAFE_INT_MIN(1),               FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/ } },
@@ -10978,6 +9938,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN | X86_MXCSR_XCPT_MASK },
     /** @todo More Normals. */
     /*
@@ -10989,6 +9948,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(1),                                   FP64_DENORM_MAX(0), FP64_DENORM_MAX(0)                                   } },
             { /*src1     */ { FP64_0(0),          FP64_DENORM_MAX(1),                                   FP64_DENORM_MAX(0), FP64_DENORM_MAX(0)                                   } },
@@ -10996,6 +9954,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|40*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(1),                                   FP64_DENORM_MAX(0), FP64_DENORM_MAX(0)                                   } },
@@ -11004,6 +9961,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*40|41*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0),          FP64_DENORM_MAX(0), FP64_DENORM_MAX(0)                                   } },
@@ -11012,6 +9968,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0),          FP64_DENORM_MAX(0), FP64_DENORM_MAX(0)                                   } },
             { /*src1     */ { FP64_0(0),          FP64_DENORM_MAX(1), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0)                                   } },
@@ -11019,6 +9974,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|43*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0),          FP64_DENORM_MAX(0), FP64_DENORM_MAX(0)                                   } },
@@ -11027,6 +9981,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*42|44*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(1),                                   FP64_0(0),          FP64_0(0)          } },
@@ -11035,6 +9988,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(1),                                   FP64_0(0),          FP64_0(0)          } },
             { /*src1     */ { FP64_0(0),          FP64_DENORM_MAX(1),                                   FP64_DENORM_MAX(0), FP64_DENORM_MAX(1) } },
@@ -11042,6 +9994,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|46*/{ { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(1),                                   FP64_0(0),          FP64_0(0)          } },
@@ -11050,6 +10001,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*44|47*/{ { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0),          FP64_0(0)} },
@@ -11058,6 +10008,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0),          FP64_0(0)} },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_DENORM_MAX(0), FP64_0(0)} },
@@ -11065,6 +10014,5 @@
               /*mxcsr:in */ X86_MXCSR_UM,
               /*128:out  */ X86_MXCSR_UM,
-              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_UM | X86_MXCSR_DE | BS3_MXCSR_UM_FIXED },
 #ifdef TODO_X86_MXCSR_UE_IEM /** @todo THIS FAILS ON IEM: X86_MXCSR_UE not set in 128:out or 256:out */
  /*--|49*/{ { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0),          FP64_0(0)} },
@@ -11073,6 +10021,5 @@
               /*mxcsr:in */ X86_MXCSR_DM,
               /*128:out  */ X86_MXCSR_DM,
-              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DM | X86_MXCSR_DE | X86_MXCSR_UE | BS3_MXCSR_DM_FIXED | BS3_MXCSR_UM_FIXED },
 #endif /* TODO_X86_MXCSR_UE_IEM */
  /*46|50*/{ { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
@@ -11081,6 +10028,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0) } },
@@ -11088,6 +10034,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MIN(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0) } },
@@ -11095,6 +10040,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0) } },
@@ -11102,6 +10046,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MIN(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0) } },
@@ -11109,6 +10052,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0) } },
@@ -11116,6 +10058,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MIN(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0) } },
@@ -11123,6 +10064,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0) } },
@@ -11130,6 +10070,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MIN(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0) } },
@@ -11137,6 +10076,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0) } },
@@ -11144,6 +10082,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_RC_DOWN },
     /** @todo More Denormals. */
     /*
@@ -11220,6 +10157,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -11227,6 +10163,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -11234,6 +10169,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0) } },
@@ -11241,6 +10175,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -11248,6 +10181,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0) } },
@@ -11255,6 +10187,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -11262,6 +10193,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -11269,6 +10199,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(0) } },
@@ -11276,6 +10205,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Infinity.
@@ -11286,6 +10214,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_INF(0), FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(1), FP32_0(0),   FP32_INF(1), FP32_0(0)   } },
             { /*src1     */ { FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(0), FP32_0(0),   FP32_INF(1), FP32_0(0),   FP32_INF(1) } },
@@ -11293,6 +10220,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_INF(0), FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(1), FP32_0(0),   FP32_INF(1), FP32_0(0)   } },
             { /*src1     */ { FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(0), FP32_0(0),   FP32_INF(1), FP32_0(0),   FP32_INF(1) } },
@@ -11300,6 +10226,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_INF(0), FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(1), FP32_0(0),   FP32_INF(1), FP32_0(0)   } },
             { /*src1     */ { FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(0), FP32_0(0),   FP32_INF(1), FP32_0(0),   FP32_INF(1) } },
@@ -11307,6 +10232,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_INF(0), FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(1), FP32_0(0),   FP32_INF(1), FP32_0(0)   } },
             { /*src1     */ { FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(0), FP32_0(0),   FP32_INF(1), FP32_0(0),   FP32_INF(1) } },
@@ -11314,6 +10238,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_INF(0), FP32_INF(0), FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(0), FP32_INF(1), FP32_INF(0) } },
             { /*src1     */ { FP32_INF(0), FP32_INF(1), FP32_INF(0), FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(0), FP32_INF(0) } },
@@ -11321,6 +10244,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_INF(0), FP32_INF(0), FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(0), FP32_INF(1), FP32_INF(0) } },
             { /*src1     */ { FP32_INF(0), FP32_INF(1), FP32_INF(0), FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(0), FP32_INF(0) } },
@@ -11328,6 +10250,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_INF(0),     FP32_NORM_V1(0), FP32_INF(1),     FP32_NORM_V3(1), FP32_INF(1),     FP32_NORM_V5(0), FP32_INF(1),     FP32_NORM_V7(0) } },
             { /*src1     */ { FP32_NORM_V0(0), FP32_INF(1),     FP32_NORM_V2(0), FP32_INF(1),     FP32_NORM_V4(1), FP32_INF(1),     FP32_NORM_V6(0), FP32_INF(0)     } },
@@ -11335,6 +10256,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_INF(0),     FP32_NORM_V1(0), FP32_INF(1),     FP32_NORM_V3(1), FP32_INF(1),     FP32_NORM_V5(0), FP32_INF(1),     FP32_NORM_V7(0) } },
             { /*src1     */ { FP32_NORM_V0(0), FP32_INF(1),     FP32_NORM_V2(0), FP32_INF(1),     FP32_NORM_V4(1), FP32_INF(1),     FP32_NORM_V6(0), FP32_INF(0)     } },
@@ -11342,6 +10262,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_NORM_V7(0), FP32_INF(1),     FP32_NORM_V5(1), FP32_INF(1),     FP32_NORM_V3(0), FP32_INF(1),     FP32_NORM_V1(0), FP32_INF(0)     } },
             { /*src1     */ { FP32_INF(1),     FP32_NORM_V6(0), FP32_INF(1),     FP32_NORM_V4(1), FP32_INF(1),     FP32_NORM_V2(0), FP32_INF(0),     FP32_NORM_V0(0) } },
@@ -11349,6 +10268,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_NORM_V7(0), FP32_INF(1),     FP32_NORM_V5(1), FP32_INF(1),     FP32_NORM_V3(0), FP32_INF(1),     FP32_NORM_V1(0), FP32_INF(0)     } },
             { /*src1     */ { FP32_INF(0),     FP32_NORM_V6(0), FP32_INF(0),     FP32_NORM_V4(1), FP32_INF(0),     FP32_NORM_V2(0), FP32_INF(1),     FP32_NORM_V0(0) } },
@@ -11356,6 +10274,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
     /*
      * Normals.
@@ -11366,6 +10283,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_NORM_MIN(0), FP32_0(0),        FP32_NORM_MIN(0), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_0(1),        FP32_NORM_MIN(1), FP32_NORM_MIN(1) } },
             { /*src1     */ { FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_0(0),        FP32_0(0),        FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_0(1),        FP32_NORM_MIN(0) } },
@@ -11373,6 +10289,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MIN(0), FP32_NORM_MIN(1), FP32_NORM_MIN(0), FP32_NORM_MIN(1) } },
@@ -11380,6 +10295,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MAX(0), FP32_NORM_SAFE_INT_MAX(0), FP32_NORM_SAFE_INT_MAX(1), FP32_NORM_SAFE_INT_MAX(1) } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_NORM_SAFE_INT_MAX(1), FP32_NORM_SAFE_INT_MAX(0), FP32_NORM_SAFE_INT_MAX(1), FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(1) } },
@@ -11387,6 +10301,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_V(0, 0x600000, 0x7f)/* 1.75*/, FP32_V(0, 0, 0x7d)/*0.25*/, FP32_V(0, 0x600000, 0x7f)/* 1.75*/, FP32_V(0, 0, 0x7d)/*0.25*/, FP32_V(0, 0x600000, 0x7f)/* 1.75*/, FP32_V(0, 0, 0x7d)/* 0.25*/, FP32_V(0, 0x600000, 0x7f)/*1.75*/, FP32_V(1, 0, 0x7d)/*-0.25*/ } },
             { /*src1     */ { FP32_V(1, 0,        0x7d)/*-0.25*/, FP32_V(0, 0, 0x7e)/*0.50*/, FP32_V(1, 0,        0x7d)/*-0.25*/, FP32_V(0, 0, 0x7e)/*0.50*/, FP32_V(0, 0x600000, 0x7f)/* 1.75*/, FP32_V(1, 0, 0x7e)/*-0.50*/, FP32_V(1, 0,        0x7d)/*0.25*/, FP32_V(1, 0, 0x7e)/*-0.50*/ } },
@@ -11394,6 +10307,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_V1(0), FP32_NORM_V2(1), FP32_NORM_V3(1), FP32_NORM_V5(0), FP32_0(1),       FP32_NORM_V5(1), FP32_0(0)       } },
             { /*src1     */ { FP32_NORM_V1(0),  FP32_NORM_V1(1), FP32_NORM_V2(0), FP32_NORM_V3(1), FP32_0(1),       FP32_NORM_V6(0), FP32_0(1),       FP32_NORM_V7(0) } },
@@ -11401,6 +10313,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_V(0, 0x5c0000, 0x84)/*55*/, FP32_V(1, 0x2514d6, 0x93)/*-1352346.75*/, FP32_V(1, 0x5c0000, 0x84)/*-55*/, FP32_V(1, 0x2514d6, 0x93)/*-1352346.75*/, FP32_V(1, 0x534000, 0x86)/*-211.25*/, FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_1(1) } },
             { /*src1     */ { FP32_V(0, 0x1ea980, 0x8f)/*  81235*/, FP32_V(0, 0x600000, 0x81)/* 7*/, FP32_V(0, 0x7c9000, 0x88)/*    1010.25*/, FP32_V(0, 0x600000, 0x81)/*  7*/, FP32_V(0, 0x253468, 0x93)/* 1353357.00*/, FP32_1(1),                            FP32_V(1, 0x712060, 0x92)/*- 987654*/, FP32_1(0) } },
@@ -11408,6 +10319,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_V(0, 0x600000, 0x7e)/*      0.875*/, FP32_V(0, 0x3ce348, 0x90)/*193421.125*/, FP32_V(0, 0x6423f2, 0x92)/*934463.125*/, FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MIN(0), FP32_V(0, 0x16b43a, 0x93)/*1234567.25*/, FP32_V(0, 0x792318, 0x91)/*510232.75*/, FP32_V(0, 0x600000, 0x7e)/* 0.875*/ } },
             { /*src1     */ { FP32_V(0, 0x769b50, 0x92)/*1010101.000*/, FP32_V(0, 0x430ebc, 0x91)/*399477.875*/, FP32_V(0, 0x52e0b4, 0x92)/*863755.250*/, FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MAX(1), FP32_V(0, 0x00c6d3, 0x94)/*2109876.75*/, FP32_V(1, 0x316740, 0x8e)/*-45415.25*/, FP32_V(1, 0,        0x7d)/*-0.250*/ } },
@@ -11415,6 +10325,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_V(0, 0x620b2e, 0x92)/*925874.9*/, FP32_V(0, 0x5dd520, 0x8e)/* 56789.125*/, FP32_V(1, 0x40e6b6, 0x8c)/*-12345.678*/, FP32_V(1, 0x490fda, 0x80)/*-3.1415926*/, FP32_V(1, 0x620b2e, 0x92)/*-925874.8*/, FP32_V(0, 0x5dd520, 0x8e)/*56789.125*/, FP32_V(0, 0x40e6b6, 0x8c)/*12345.678*/ } },
             { /*src1     */ { FP32_V(0, 0x490fdb, 0x80)/*3.1415927*/, FP32_V(0, 0x620b2d, 0x92)/*925874.8*/, FP32_V(1, 0x5dd521, 0x8e)/*-56789.127*/, FP32_V(1, 0x40e6b7, 0x8c)/*-12345.679*/, FP32_V(1, 0x490fdb, 0x80)/*-3.1415927*/, FP32_V(0, 0x620b2d, 0x92)/* 925874.9*/, FP32_V(0, 0x5dd521, 0x8e)/*56789.127*/, FP32_V(0, 0x40e6b7, 0x8c)/*12345.679*/ } },
@@ -11422,6 +10331,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
     /** @todo More Normals. */
     /*
@@ -11433,6 +10341,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE },
           { { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0) } },
@@ -11440,6 +10347,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0) } },
@@ -11447,6 +10353,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -11454,6 +10359,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE },
           { { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_DENORM_MAX(1) } },
             { /*src1     */ { FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0)          } },
@@ -11461,6 +10365,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0) } },
@@ -11468,6 +10371,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
     /** @todo More Denormals. */
     /*35*/ FP32_TABLE_D9_PS_INVALIDS
@@ -11540,6 +10442,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -11547,6 +10448,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -11554,6 +10454,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(1), FP64_0(1) } },
@@ -11561,6 +10460,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_0(1), FP64_0(1), FP64_0(1), FP64_0(0) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -11568,6 +10466,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(1), FP64_0(1) } },
@@ -11575,6 +10472,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_0(1), FP64_0(1), FP64_0(1), FP64_0(0) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -11582,6 +10478,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_0(1), FP64_0(1), FP64_0(1), FP64_0(0) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -11589,6 +10484,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_0(1), FP64_0(1), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(1), FP64_0(1), FP64_0(0), FP64_0(0) } },
@@ -11596,6 +10490,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Infinity.
@@ -11606,6 +10499,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_INF(0), FP64_0(0),   FP64_INF(0), FP64_0(1)   } },
             { /*src1     */ { FP64_0(0),   FP64_INF(0), FP64_0(1),   FP64_INF(0) } },
@@ -11613,6 +10505,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_INF(0), FP64_0(0),   FP64_INF(0), FP64_0(1)   } },
             { /*src1     */ { FP64_0(0),   FP64_INF(0), FP64_0(1),   FP64_INF(0) } },
@@ -11620,6 +10511,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_INF(0), FP64_0(0),   FP64_INF(0), FP64_0(1)   } },
             { /*src1     */ { FP64_0(0),   FP64_INF(0), FP64_0(1),   FP64_INF(0) } },
@@ -11627,6 +10517,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_INF(0), FP64_0(0),   FP64_INF(0), FP64_0(1)   } },
             { /*src1     */ { FP64_0(0),   FP64_INF(0), FP64_0(1),   FP64_INF(0) } },
@@ -11634,6 +10523,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_INF(0), FP64_INF(0), FP64_INF(1), FP64_INF(1) } },
             { /*src1     */ { FP64_INF(0), FP64_INF(1), FP64_INF(0), FP64_INF(1) } },
@@ -11641,6 +10529,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_INF(0), FP64_INF(0), FP64_INF(1), FP64_INF(1) } },
             { /*src1     */ { FP64_INF(0), FP64_INF(1), FP64_INF(0), FP64_INF(1) } },
@@ -11648,6 +10535,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_INF(0),     FP64_NORM_V1(0), FP64_INF(1),     FP64_NORM_V3(1) } },
             { /*src1     */ { FP64_NORM_V0(0), FP64_INF(1),     FP64_NORM_V2(0), FP64_INF(1)     } },
@@ -11655,6 +10541,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_INF(0),     FP64_NORM_V1(0), FP64_INF(1),     FP64_NORM_V3(1) } },
             { /*src1     */ { FP64_NORM_V0(0), FP64_INF(1),     FP64_NORM_V2(0), FP64_INF(1)     } },
@@ -11662,6 +10547,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_NORM_V1(0), FP64_INF(1),     FP64_NORM_V2(1), FP64_INF(1)     } },
             { /*src1     */ { FP64_INF(1),     FP64_NORM_V3(0), FP64_INF(1),     FP64_NORM_V0(1) } },
@@ -11669,6 +10553,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_NORM_V1(0), FP64_INF(1),     FP64_NORM_V3(1), FP64_INF(1)     } },
             { /*src1     */ { FP64_INF(0),     FP64_NORM_V2(0), FP64_INF(0),     FP64_NORM_V0(1) } },
@@ -11676,6 +10559,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
     /*
      * Normals.
@@ -11686,6 +10568,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_NORM_V0(0), FP64_0(1),       FP64_NORM_V2(0), FP64_0(1)       } },
             { /*src1     */ { FP64_0(0),       FP64_NORM_V1(1), FP64_0(0),       FP64_NORM_V1(0) } },
@@ -11693,6 +10574,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_V(0, 0, 0x409)/*1024*/, FP64_V(0, 0xb800000000000, 0x404)/*55*/, FP64_V(0, 0x8000000000000, 0x409)/*1536*/, FP64_V(0, 0xf000000000000, 0x404)/* 62*/ } },
             { /*src1     */ { FP64_V(0, 0, 0x408)/* 512*/, FP64_V(0, 0xc000000000000, 0x401)/* 7*/, FP64_1(1),                                 FP64_V(1, 0xf000000000000, 0x404)/*-62*/ } },
@@ -11700,6 +10580,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ },
           { { /*src2     */ { FP64_V(0, 0x26580b4800000, 0x41d)/* 1234567890*/, FP64_V(0, 0xd6f3458800000, 0x41c)/*987654321*/, FP64_V(0, 0xd6f3426800000, 0x41c)/*987654221*/, FP64_V(0, 0xcf0033a34f337, 0x432)/*4072598000007579.5*/ } },
             { /*src1     */ { FP64_V(1, 0x26580b4800000, 0x41d)/*-1234567890*/, FP64_V(0, 0x9000000000000, 0x405)/*      100*/, FP64_1(0),                                      FP64_V(0, 0xd6eca42000000, 0x419)/*       123450000.5*/ } },
@@ -11707,6 +10586,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
           { { /*src2     */ { FP64_V(0, 0x26580b4800000, 0x41d)/* 1234567890*/, FP64_V(0, 0xd6f3458800000, 0x41c)/*987654321*/, FP64_V(0, 0xd6f3426800000, 0x41c)/*987654221*/, FP64_V(0, 0xcf0033a34f337, 0x432)/*4072598000007579.5*/ } },
             { /*src1     */ { FP64_V(1, 0x26580b4800000, 0x41d)/*-1234567890*/, FP64_V(0, 0x9000000000000, 0x405)/*     -100*/, FP64_1(0),                                      FP64_V(0, 0xd6eca42000000, 0x419)/*       123450000.5*/ } },
@@ -11714,6 +10592,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_NORM_SAFE_INT_MIN(0), FP64_NORM_SAFE_INT_MAX(0), FP64_NORM_SAFE_INT_MIN(0) } },
             { /*src1     */ { FP64_1(0),                 FP64_NORM_SAFE_INT_MIN(1), FP64_NORM_SAFE_INT_MIN(0), FP64_0(0)                 } },
@@ -11721,6 +10598,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0), FP64_0(0),                 FP64_NORM_SAFE_INT_MIN(0), FP64_NORM_SAFE_INT_MIN(1) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MIN(1), FP64_NORM_SAFE_INT_MIN(1), FP64_0(0),                 FP64_NORM_SAFE_INT_MIN(0) } },
@@ -11728,6 +10604,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/, FP64_V(0, 0xbcd80e0108cc0, 0x42e)/*244555555308646.00*/, FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/, FP64_V(1, 0xbcd80e0108cc0, 0x42e)/*-244555555308646.00*/ } },
             { /*src1     */ { FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/, FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/, FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/, FP64_V(0, 0xb88e0395d49b0, 0x42d)/* 121098765432102.75*/ } },
@@ -11735,6 +10610,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_V(0, 0xc000000000000, 0x3ff)/*1.75*/, FP64_V(0, 0, 0x3fd)/*0.25*/, FP64_V(0, 0x26580b4c7e6b7, 0x41d)/*1234567891.1234567*/, FP64_V(0, 0xf9b0207d06184, 0x3fb)/*0.1234589833333129*/ } },
             { /*src1     */ { FP64_V(0, 0,               0x3fd)/*0.25*/, FP64_V(0, 0, 0x3fe)/*0.50*/, FP64_V(0, 0x26580b4c7e6bc, 0x41d)/*1234567891.1234580*/, FP64_V(0, 0xf9b0207d0617d, 0x3fb)/*0.1234589833333128*/ } },
@@ -11742,6 +10616,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Denormals.
@@ -11752,6 +10625,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE },
           { { /*src2     */ { FP64_0(0), FP64_0(0),          FP64_0(0),          FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_0(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_0(0)          } },
@@ -11759,6 +10631,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0) } },
@@ -11766,6 +10637,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0),          FP64_DENORM_MAX(0), FP64_0(0)          } },
             { /*src1     */ { FP64_0(0),          FP64_DENORM_MAX(0), FP64_0(0),          FP64_DENORM_MAX(0) } },
@@ -11773,6 +10643,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE },
           { { /*src2     */ { FP64_0(0), FP64_0(0),          FP64_0(0),          FP64_DENORM_MAX(1) } },
             { /*src1     */ { FP64_0(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_0(0)          } },
@@ -11780,6 +10649,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0) } },
@@ -11787,6 +10655,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
     /** @todo Denormals. */
     /*
@@ -11862,6 +10729,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_0_x7(0) } },
             { /*src1     */ { FP32_0(0), FP32_0_x7(0) } },
@@ -11869,6 +10735,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V2 } },
@@ -11876,6 +10741,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V3 } },
@@ -11883,6 +10747,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V4 } },
@@ -11890,6 +10753,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_0(1), FP32_RAND_x7_V5 } },
@@ -11897,6 +10759,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_0(1), FP32_RAND_x7_V6 } },
@@ -11904,6 +10765,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(1), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V5 } },
@@ -11911,6 +10771,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(1), FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V2 } },
@@ -11918,6 +10777,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(1), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_0(1), FP32_RAND_x7_V7 } },
@@ -11925,6 +10783,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(1), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_0(1), FP32_RAND_x7_V5 } },
@@ -11932,6 +10789,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Infinity.
@@ -11942,6 +10798,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),   FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V3 } },
@@ -11949,6 +10804,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0), FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_0(0),   FP32_RAND_x7_V3 } },
@@ -11956,6 +10810,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),   FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_INF(1), FP32_RAND_x7_V0 } },
@@ -11963,6 +10816,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V1 } },
@@ -11970,6 +10822,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V0 } },
@@ -11977,6 +10828,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_INF(1), FP32_RAND_x7_V2 } },
@@ -11984,6 +10834,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_INF(1), FP32_RAND_x7_V3 } },
@@ -11991,6 +10840,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V1 } },
@@ -11998,6 +10846,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1), FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V1 } },
@@ -12005,6 +10852,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_INF(1), FP32_RAND_x7_V2 } },
@@ -12012,6 +10858,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0), FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_INF(1), FP32_RAND_x7_V3 } },
@@ -12019,6 +10864,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0),     FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_NORM_V0(0), FP32_RAND_x7_V5 } },
@@ -12026,6 +10870,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0),     FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_NORM_V3(0), FP32_RAND_x7_V5 } },
@@ -12033,6 +10876,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_V7(0), FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_INF(1),     FP32_RAND_x7_V1 } },
@@ -12040,6 +10882,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_V7(0), FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_INF(0),     FP32_RAND_x7_V2 } },
@@ -12047,6 +10888,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Normals.
@@ -12057,6 +10897,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MIN(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_NORM_MIN(0), FP32_RAND_x7_V2 } },
@@ -12064,6 +10903,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MIN(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V1 } },
@@ -12071,6 +10909,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V0 } },
@@ -12078,6 +10915,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V1 } },
@@ -12085,6 +10921,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V1 } },
@@ -12092,6 +10927,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_RAND_x7_V1 } },
@@ -12099,6 +10933,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x600000, 0x7f)/* 1.75*/, FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_V(1, 0,        0x7d)/*-0.25*/, FP32_RAND_x7_V2 } },
@@ -12106,6 +10939,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0, 0x7d)/*0.25*/, FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_V(0, 0, 0x7e)/*0.50*/, FP32_RAND_x7_V1 } },
@@ -12113,6 +10945,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_NORM_V1(0),  FP32_RAND_x7_V0 } },
@@ -12120,6 +10951,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_V(0, 0x1ea980, 0x8f)/*  81235*/, FP32_RAND_x7_V1 } },
@@ -12127,6 +10957,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(1, 0x2514d6, 0x93)/*-1352346.75*/, FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_V(0, 0x7c9000, 0x88)/*    1010.25*/, FP32_RAND_x7_V0 } },
@@ -12134,6 +10963,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(1, 0x2514d6, 0x93)/*-1352346.75*/, FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_V(0, 0x253468, 0x93)/* 1353357.00*/, FP32_RAND_x7_V4 } },
@@ -12141,6 +10969,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(1, 0x40e6b6, 0x8c)/*-12345.678*/, FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_V(1, 0x40e6b7, 0x8c)/*-12345.679*/, FP32_RAND_x7_V1 } },
@@ -12148,6 +10975,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x620b2e, 0x92)/*925874.9*/, FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_V(0, 0x620b2d, 0x92)/*925874.8*/, FP32_RAND_x7_V4 } },
@@ -12155,6 +10981,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_V(0, 0x490fdb, 0x80)/*3.1415927*/, FP32_RAND_x7_V1 } },
@@ -12162,6 +10987,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(1, 0x40e6b6, 0x8c)/*-12345.678*/, FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_V(1, 0x40e6b7, 0x8c)/*-12345.679*/, FP32_RAND_x7_V0 } },
@@ -12169,6 +10993,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x5dd520, 0x8e)/* 56789.125*/, FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_V(1, 0x5dd521, 0x8e)/*-56789.127*/, FP32_RAND_x7_V4 } },
@@ -12176,6 +10999,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x600000, 0x7e)/* 0.875*/, FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_V(1, 0,        0x7d)/*-0.250*/, FP32_RAND_x7_V1 } },
@@ -12183,6 +11005,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /** @todo More Normals. */
     /*
@@ -12194,6 +11015,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),          FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V1 } },
@@ -12201,6 +11021,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V3 } },
@@ -12208,6 +11027,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V4 } },
@@ -12215,6 +11033,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_DENORM_MAX(1), FP32_RAND_x7_V4 } },
@@ -12222,6 +11039,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MAX(1), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V2 } },
@@ -12229,6 +11045,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V2 } },
@@ -12236,6 +11051,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V1 } },
@@ -12243,6 +11057,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V3 } },
@@ -12250,6 +11063,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_0(0),          FP32_RAND_x7_V0 } },
@@ -12257,6 +11069,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /** @todo More Denormals. */
     /*56*/ FP32_TABLE_D9_SS_INVALIDS
@@ -12319,6 +11130,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -12326,6 +11136,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_INF(0), FP64_SNAN(0), FP64_SNAN(0) } },
             { /*src1     */ { FP64_0(0), FP64_INF(1), FP64_QNAN(0), FP64_SNAN(1) } },
@@ -12333,6 +11142,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V0(0), FP64_RAND_V0(0) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V1(0) } },
@@ -12340,6 +11148,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V1(0) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V0(1), FP64_RAND_V1(1), FP64_RAND_V2(1) } },
@@ -12347,6 +11154,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_0(1), FP64_RAND_V1(0), FP64_RAND_V2(0), FP64_RAND_V3(0) } },
@@ -12354,6 +11160,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(0) } },
             { /*src1     */ { FP64_0(1), FP64_RAND_V2(1), FP64_RAND_V3(0), FP64_RAND_V0(1) } },
@@ -12361,6 +11166,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(1), FP64_RAND_V0(1), FP64_RAND_V1(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
@@ -12368,6 +11172,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(1), FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V1(0) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V0(1), FP64_RAND_V1(1), FP64_RAND_V3(0) } },
@@ -12375,6 +11178,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(1), FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_0(1), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(0) } },
@@ -12382,6 +11184,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(1), FP64_RAND_V3(1), FP64_RAND_V1(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_0(1), FP64_RAND_V1(0), FP64_RAND_V0(1), FP64_RAND_V2(1) } },
@@ -12389,6 +11190,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Infinity.
@@ -12399,6 +11199,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0),   FP64_RAND_V1(1), FP64_RAND_V1(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
@@ -12406,6 +11205,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0), FP64_INF(1),     FP64_SNAN(1),    FP64_QNAN(1)    } },
             { /*src1     */ { FP64_0(0),   FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
@@ -12413,6 +11211,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0),   FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_INF(1), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V0(1) } },
@@ -12420,6 +11217,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0), FP64_RAND_V3(1), FP64_RAND_V3(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V1(1) } },
@@ -12427,6 +11223,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V0(0) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V0(1), FP64_RAND_V0(1), FP64_RAND_V3(1) } },
@@ -12434,6 +11229,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1), FP64_RAND_V3(0),   FP64_RAND_V2(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_INF(1), FP64_QNAN_V(1, 1), FP64_RAND_V1(1), FP64_RAND_V2(0) } },
@@ -12441,6 +11235,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1), FP64_RAND_V2(1), FP64_RAND_V1(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(1), FP64_RAND_V0(0), FP64_RAND_V3(1), FP64_RAND_V0(1) } },
@@ -12448,6 +11241,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1), FP64_RAND_V1(1), FP64_RAND_V3(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V1(1) } },
@@ -12455,6 +11247,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V0(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
@@ -12462,6 +11253,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0), FP64_RAND_V2(1), FP64_RAND_V3(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(1), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V1(1) } },
@@ -12469,6 +11259,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(1), FP64_RAND_V0(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
@@ -12476,6 +11265,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0),     FP64_RAND_V0(0), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_NORM_V0(0), FP64_RAND_V1(1), FP64_RAND_V3(1), FP64_RAND_V1(1) } },
@@ -12483,6 +11271,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0),     FP64_INF(0), FP64_SNAN(1), FP64_INF(1)  } },
             { /*src1     */ { FP64_NORM_V3(0), FP64_INF(1), FP64_QNAN(1), FP64_SNAN(1) } },
@@ -12490,6 +11277,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_V2(0), FP64_RAND_V3(1), FP64_QNAN(1),    FP64_SNAN(1)    } },
             { /*src1     */ { FP64_INF(1),     FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V1(1) } },
@@ -12497,6 +11283,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_V2(0), FP64_SNAN(0), FP64_RAND_V2(0), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_INF(0),     FP64_RAND_V2(0),   FP64_RAND_V1(0), FP64_RAND_V2(1) } },
@@ -12504,6 +11289,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Normals.
@@ -12514,6 +11298,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MIN(0), FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_NORM_MIN(0), FP64_RAND_V2(0), FP64_RAND_V1(1), FP64_RAND_V2(1) } },
@@ -12521,6 +11304,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MIN(0), FP64_RAND_V3(1), FP64_RAND_V0(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_RAND_V1(0), FP64_RAND_V3(0), FP64_RAND_V1(0) } },
@@ -12528,6 +11310,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V1(1) } },
@@ -12535,6 +11316,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0), FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_RAND_V1(0), FP64_RAND_V1(0), FP64_RAND_V3(1) } },
@@ -12542,6 +11322,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
@@ -12549,6 +11328,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_INF(0),     FP64_QNAN(1),    FP64_QNAN(0)    } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MIN(0), FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
@@ -12556,6 +11334,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0, 0x409)/*1024*/,  FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_V(0, 0, 0x408)/* 512*/,  FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
@@ -12563,6 +11340,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/,  FP64_RAND_V2(1), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/,  FP64_RAND_V0(0), FP64_RAND_V2(0), FP64_RAND_V0(0) } },
@@ -12570,6 +11346,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_NORM_V1(0),  FP64_RAND_V0(1), FP64_RAND_V2(0), FP64_RAND_V3(0) } },
@@ -12577,6 +11352,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xc000000000000, 0x3ff)/*1.75*/, FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_V(0, 0,               0x3fd)/*0.25*/, FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V1(0) } },
@@ -12584,6 +11358,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(1, 0, 0x3fd)/*-0.25*/, FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_V(1, 0, 0x3fe)/*-0.50*/, FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V1(1) } },
@@ -12591,6 +11364,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0x26580b4c7e6b7, 0x41d)/*1234567891.1234567*/, FP64_RAND_V2(1), FP64_RAND_V3(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_V(0, 0x26580b4c7e6bc, 0x41d)/*1234567891.1234580*/, FP64_RAND_V3(0), FP64_RAND_V1(0), FP64_RAND_V0(1) } },
@@ -12598,6 +11370,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xf9b0207d06184, 0x3fb)/*0.1234589833333129*/, FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_V(0, 0xf9b0207d0617d, 0x3fb)/*0.1234589833333128*/, FP64_RAND_V1(1), FP64_RAND_V0(0), FP64_RAND_V0(1) } },
@@ -12605,6 +11376,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xb88e0395d49b0, 0x42d)/* 121098765432102.75*/,  FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_V(1, 0xbcd80e0108cc0, 0x42e)/*-244555555308646.00*/,  FP64_RAND_V3(0), FP64_RAND_V3(1), FP64_RAND_V0(1) } },
@@ -12612,6 +11382,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xcf0033a34f337, 0x432)/*4072598000007579.5*/, FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_V(0, 0xd6eca42000000, 0x419)/*       123450000.5*/, FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
@@ -12619,6 +11388,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(1, 0xbcd80e0108cc0, 0x42e)/*-244555555308646.00*/, FP64_INF(1), FP64_SNAN(1), FP64_INF(1)  } },
             { /*src1     */ { FP64_V(0, 0xb88e0395d49b0, 0x42d)/* 121098765432102.75*/, FP64_INF(1), FP64_QNAN(0), FP64_SNAN(0) } },
@@ -12626,6 +11394,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xbcd80e0108cc0, 0x42e)/* 244555555308646.00*/, FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_V(1, 0xb88e0395d49b0, 0x42d)/*-121098765432102.75*/, FP64_RAND_V0(0), FP64_RAND_V0(0), FP64_RAND_V2(1) } },
@@ -12633,6 +11400,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(1, 0xcf0033a34f337, 0x432)/*-4072598000007579.5*/, FP64_RAND_V1(0), FP64_RAND_V2(0), FP64_RAND_V1(0) } },
             { /*src1     */ { FP64_V(0, 0xd6eca42000000, 0x419)/*        123450000.5*/, FP64_RAND_V2(0), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
@@ -12640,6 +11406,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /** @todo More Normals. */
     /*
@@ -12651,6 +11416,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0),          FP64_SNAN(0),    FP64_QNAN(1),    FP64_QNAN(0)    } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_RAND_V2(0), FP64_RAND_V3(1), FP64_RAND_V2(0) } },
@@ -12658,6 +11422,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_INF(1), FP64_SNAN(0), FP64_INF(1)  } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_INF(0), FP64_QNAN(1), FP64_SNAN(1) } },
@@ -12665,6 +11428,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_RAND_V2(1), FP64_RAND_V0(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
@@ -12672,6 +11434,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V2(0) } },
             { /*src1     */ { FP64_DENORM_MAX(1), FP64_RAND_V0(0), FP64_RAND_V3(0), FP64_RAND_V0(0) } },
@@ -12679,6 +11440,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MAX(1), FP64_RAND_V3(1), FP64_RAND_V0(0), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_RAND_V2(1), FP64_RAND_V3(1), FP64_RAND_V2(1) } },
@@ -12686,6 +11446,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(1), FP64_RAND_V0(1), FP64_RAND_V3(1), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
@@ -12693,6 +11452,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(1), FP64_INF(0),     FP64_QNAN(1),    FP64_SNAN(1) } },
             { /*src1     */ { FP64_DENORM_MIN(1), FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V0(1)   } },
@@ -12700,6 +11458,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(1), FP64_SNAN(1),    FP64_SNAN(0),    FP64_QNAN(0)    } },
             { /*src1     */ { FP64_DENORM_MIN(1), FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
@@ -12707,6 +11464,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_0(0),          FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V2(0) } },
@@ -12714,6 +11470,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /** @todo More Denormals. */
     /*
@@ -12778,6 +11533,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -12785,6 +11539,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -12792,6 +11545,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0) } },
@@ -12799,6 +11551,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -12806,6 +11557,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(0) } },
@@ -12813,6 +11563,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -12820,6 +11569,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(0) } },
             { /*src1     */ { FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -12827,6 +11575,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(1) } },
             { /*src1     */ { FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(0), FP32_0(0) } },
@@ -12834,6 +11581,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Infinity.
@@ -12844,6 +11590,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_INF(0), FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(1), FP32_0(0),   FP32_INF(1), FP32_0(0)   } },
             { /*src1     */ { FP32_0(0),   FP32_INF(1), FP32_0(1),   FP32_INF(1), FP32_0(0),   FP32_INF(1), FP32_0(0),   FP32_INF(1) } },
@@ -12851,6 +11596,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_INF(0), FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(1), FP32_0(0),   FP32_INF(1), FP32_0(0)   } },
             { /*src1     */ { FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(0), FP32_0(0),   FP32_INF(1), FP32_0(0),   FP32_INF(1) } },
@@ -12858,6 +11602,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_INF(0), FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(1), FP32_0(0),   FP32_INF(1), FP32_0(0)   } },
             { /*src1     */ { FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(0), FP32_0(0),   FP32_INF(1), FP32_0(0),   FP32_INF(1) } },
@@ -12865,6 +11608,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_INF(0), FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(1), FP32_0(0),   FP32_INF(1), FP32_0(0)   } },
             { /*src1     */ { FP32_0(0),   FP32_INF(0), FP32_0(1),   FP32_INF(0), FP32_0(0),   FP32_INF(1), FP32_0(0),   FP32_INF(1) } },
@@ -12872,6 +11614,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_INF(0), FP32_INF(0), FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(0), FP32_INF(1), FP32_INF(0) } },
             { /*src1     */ { FP32_INF(0), FP32_INF(1), FP32_INF(0), FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(0), FP32_INF(0) } },
@@ -12879,6 +11620,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_INF(0), FP32_INF(0), FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(0), FP32_INF(1), FP32_INF(0) } },
             { /*src1     */ { FP32_INF(0), FP32_INF(1), FP32_INF(0), FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(0), FP32_INF(0) } },
@@ -12886,6 +11626,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_INF(0),     FP32_NORM_V1(0), FP32_INF(1),     FP32_NORM_V3(1), FP32_INF(1),     FP32_NORM_V5(0), FP32_INF(1),     FP32_NORM_V7(0) } },
             { /*src1     */ { FP32_NORM_V0(0), FP32_INF(1),     FP32_NORM_V2(0), FP32_INF(1),     FP32_NORM_V4(1), FP32_INF(1),     FP32_NORM_V6(0), FP32_INF(0)     } },
@@ -12893,6 +11632,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_INF(0),     FP32_NORM_V1(0), FP32_INF(1),     FP32_NORM_V3(1), FP32_INF(0),     FP32_NORM_V5(0), FP32_INF(1),     FP32_NORM_V7(0) } },
             { /*src1     */ { FP32_NORM_V0(0), FP32_INF(1),     FP32_NORM_V2(0), FP32_INF(0),     FP32_NORM_V4(1), FP32_INF(1),     FP32_NORM_V6(0), FP32_INF(0)     } },
@@ -12900,6 +11638,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_NORM_V7(0), FP32_INF(0),     FP32_NORM_V5(0), FP32_INF(0),     FP32_NORM_V3(0), FP32_INF(0),     FP32_NORM_V1(0), FP32_INF(0)     } },
             { /*src1     */ { FP32_INF(1),     FP32_NORM_V6(1), FP32_INF(0),     FP32_NORM_V4(0), FP32_INF(0),     FP32_NORM_V2(1), FP32_INF(1),     FP32_NORM_V0(1) } },
@@ -12907,6 +11644,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_NORM_V7(0), FP32_INF(0),     FP32_NORM_V5(1), FP32_INF(0),     FP32_NORM_V3(1), FP32_INF(0),     FP32_NORM_V1(1), FP32_INF(0)     } },
             { /*src1     */ { FP32_INF(0),     FP32_NORM_V6(1), FP32_INF(0),     FP32_NORM_V4(1), FP32_INF(0),     FP32_NORM_V2(1), FP32_INF(0),     FP32_NORM_V0(1) } },
@@ -12914,6 +11650,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
     /*
      * Normals.
@@ -12924,6 +11659,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_NORM_MIN(0), FP32_0(0),        FP32_NORM_MIN(0), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_0(1),        FP32_NORM_MIN(1), FP32_NORM_MIN(1) } },
             { /*src1     */ { FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_0(0),        FP32_0(0),        FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_0(1),        FP32_NORM_MIN(0) } },
@@ -12931,6 +11665,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_NORM_MIN(0), FP32_NORM_MIN(0), FP32_NORM_MIN(1), FP32_NORM_MIN(1), FP32_NORM_MAX(0), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(1) } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MAX(0), FP32_NORM_MAX(1), FP32_NORM_MIN(0), FP32_NORM_MIN(1), FP32_NORM_MIN(0), FP32_NORM_MIN(1) } },
@@ -12938,6 +11671,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MAX(0), FP32_NORM_SAFE_INT_MAX(0), FP32_NORM_SAFE_INT_MAX(1), FP32_NORM_SAFE_INT_MAX(1) } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_NORM_SAFE_INT_MAX(1), FP32_NORM_SAFE_INT_MAX(0), FP32_NORM_SAFE_INT_MAX(1), FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MIN(0), FP32_NORM_SAFE_INT_MIN(1) } },
@@ -12945,6 +11677,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP32_V(0, 0x600000, 0x7f)/* 1.75*/, FP32_V(0, 0, 0x7d)/*0.25*/, FP32_V(0, 0x600000, 0x7f)/* 1.75*/, FP32_V(0, 0, 0x7d)/*0.25*/, FP32_V(0, 0x600000, 0x7f)/* 1.75*/, FP32_V(0, 0, 0x7d)/* 0.25*/, FP32_V(0, 0x600000, 0x7f)/*1.75*/, FP32_V(1, 0, 0x7d)/*-0.25*/ } },
             { /*src1     */ { FP32_V(1, 0,        0x7d)/*-0.25*/, FP32_V(0, 0, 0x7e)/*0.50*/, FP32_V(1, 0,        0x7d)/*-0.25*/, FP32_V(0, 0, 0x7e)/*0.50*/, FP32_V(1, 0x600000, 0x7f)/*-1.75*/, FP32_V(1, 0, 0x7e)/*-0.50*/, FP32_V(1, 0,        0x7d)/*0.25*/, FP32_V(1, 0, 0x7e)/*-0.50*/ } },
@@ -12952,6 +11683,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_NORM_V1(0), FP32_NORM_V2(1), FP32_NORM_V3(1), FP32_NORM_V5(0), FP32_0(1),       FP32_NORM_V5(1), FP32_0(0)       } },
             { /*src1     */ { FP32_NORM_V1(0),  FP32_NORM_V1(1), FP32_NORM_V2(0), FP32_NORM_V3(1), FP32_0(1),       FP32_NORM_V6(0), FP32_0(1),       FP32_NORM_V7(1) } },
@@ -12959,6 +11689,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_V(0, 0x600000, 0x81)/* 7*/, FP32_V(0, 0x2514d6, 0x93)/*1352346.75*/, FP32_V(0, 0x5c0000, 0x84)/* 55*/, FP32_V(0, 0x2514d6, 0x93)/*1352346.75*/, FP32_V(1, 0x534000, 0x86)/*-211.25*/, FP32_V(0, 0x74429f, 0x97)/*32015678*/, FP32_1(1) } },
             { /*src1     */ { FP32_V(0, 0x1ea980, 0x8f)/*  81235*/, FP32_V(0, 0x5c0000, 0x84)/*55*/, FP32_V(0, 0x7c9000, 0x88)/*   1010.25*/, FP32_V(1, 0x600000, 0x81)/* -7*/, FP32_V(0, 0x253468, 0x93)/*1353357.00*/, FP32_1(1),                            FP32_V(0, 0x712060, 0x92)/*  987654*/, FP32_1(0) } },
@@ -12966,6 +11695,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP32_V(0, 0x600000, 0x7e)/*      0.875*/, FP32_V(0, 0x3ce348, 0x90)/*193421.125*/, FP32_V(0, 0x6423f2, 0x92)/*934463.125*/, FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MIN(0), FP32_V(0, 0x16b43a, 0x93)/*1234567.25*/, FP32_V(0, 0x792318, 0x91)/*510232.75*/, FP32_V(0, 0x600000, 0x7e)/* 0.875*/ } },
             { /*src1     */ { FP32_V(0, 0x769b50, 0x92)/*1010101.000*/, FP32_V(0, 0x430ebc, 0x91)/*399477.875*/, FP32_V(0, 0x52e0b4, 0x92)/*863755.250*/, FP32_NORM_SAFE_INT_MIN(1), FP32_NORM_SAFE_INT_MAX(1), FP32_V(0, 0x00c6d3, 0x94)/*2109876.75*/, FP32_V(1, 0x316740, 0x8e)/*-45415.25*/, FP32_V(1, 0,        0x7d)/*-0.250*/ } },
@@ -12973,6 +11701,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_V(0, 0x620b2e, 0x92)/*925874.9*/, FP32_V(0, 0x5dd520, 0x8e)/* 56789.125*/, FP32_V(1, 0x40e6b6, 0x8c)/*-12345.678*/, FP32_V(1, 0x490fda, 0x80)/*-3.1415926*/, FP32_V(1, 0x620b2e, 0x92)/*-925874.8*/, FP32_V(0, 0x5dd520, 0x8e)/*56789.125*/, FP32_V(0, 0x40e6b6, 0x8c)/*12345.678*/ } },
             { /*src1     */ { FP32_V(0, 0x490fdb, 0x80)/*3.1415927*/, FP32_V(0, 0x620b2d, 0x92)/*925874.8*/, FP32_V(1, 0x5dd521, 0x8e)/*-56789.127*/, FP32_V(1, 0x40e6b7, 0x8c)/*-12345.679*/, FP32_V(1, 0x490fdb, 0x80)/*-3.1415927*/, FP32_V(0, 0x620b2d, 0x92)/* 925874.9*/, FP32_V(0, 0x5dd521, 0x8e)/*56789.127*/, FP32_V(0, 0x40e6b7, 0x8c)/*12345.679*/ } },
@@ -12980,6 +11707,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
     /** @todo More Normals. */
     /*
@@ -12991,6 +11717,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE },
           { { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0) } },
@@ -12998,6 +11723,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0) } },
@@ -13005,6 +11729,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0) } },
             { /*src1     */ { FP32_0(0),         FP32_0(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0) } },
@@ -13012,6 +11735,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE },
           { { /*src2     */ { FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_0(0),          FP32_0(0), FP32_0(0), FP32_DENORM_MAX(1) } },
             { /*src1     */ { FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_DENORM_MAX(0), FP32_0(0), FP32_0(0), FP32_0(0)          } },
@@ -13019,6 +11741,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0), FP32_DENORM_MAX(0), FP32_DENORM_MIN(0) } },
@@ -13026,6 +11747,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
     /** @todo More Denormals. */
     /*35*/ FP32_TABLE_D9_PS_INVALIDS
@@ -13098,6 +11818,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -13105,6 +11824,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -13112,6 +11830,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(1), FP64_0(1) } },
@@ -13119,6 +11836,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_0(1), FP64_0(1), FP64_0(1), FP64_0(0) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -13126,6 +11842,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ 0,
-              /*xcpt?    */ false, false },
+              /*256:out  */ 0 },
           { { /*src2     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(1), FP64_0(1) } },
@@ -13133,6 +11848,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_0(1), FP64_0(1), FP64_0(1), FP64_0(0) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -13140,6 +11854,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_0(1), FP64_0(1), FP64_0(1), FP64_0(0) } },
             { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -13147,6 +11860,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_0(1), FP64_0(1), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(1), FP64_0(1), FP64_0(0), FP64_0(0) } },
@@ -13154,6 +11866,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Infinity.
@@ -13164,6 +11875,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_INF(0), FP64_0(0),   FP64_INF(0), FP64_0(1)   } },
             { /*src1     */ { FP64_0(0),   FP64_INF(1), FP64_0(1),   FP64_INF(1) } },
@@ -13171,6 +11881,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_INF(0), FP64_0(0),   FP64_INF(0), FP64_0(1)   } },
             { /*src1     */ { FP64_0(0),   FP64_INF(1), FP64_0(1),   FP64_INF(1) } },
@@ -13178,6 +11887,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_INF(0), FP64_0(0),   FP64_INF(0), FP64_0(1)   } },
             { /*src1     */ { FP64_0(0),   FP64_INF(1), FP64_0(1),   FP64_INF(1) } },
@@ -13185,6 +11893,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_INF(0), FP64_0(0),   FP64_INF(0), FP64_0(1)   } },
             { /*src1     */ { FP64_0(0),   FP64_INF(0), FP64_0(1),   FP64_INF(1) } },
@@ -13192,6 +11899,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_INF(0), FP64_INF(0), FP64_INF(1), FP64_INF(1) } },
             { /*src1     */ { FP64_INF(0), FP64_INF(1), FP64_INF(0), FP64_INF(1) } },
@@ -13199,6 +11905,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_INF(0), FP64_INF(0), FP64_INF(1), FP64_INF(1) } },
             { /*src1     */ { FP64_INF(0), FP64_INF(1), FP64_INF(0), FP64_INF(1) } },
@@ -13206,6 +11911,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_INF(0),     FP64_NORM_V1(0), FP64_INF(1),     FP64_NORM_V3(1) } },
             { /*src1     */ { FP64_NORM_V0(0), FP64_INF(1),     FP64_NORM_V2(0), FP64_INF(1)     } },
@@ -13213,6 +11917,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_INF(0),     FP64_NORM_V1(0), FP64_INF(1),     FP64_NORM_V3(1) } },
             { /*src1     */ { FP64_NORM_V0(0), FP64_INF(1),     FP64_NORM_V2(0), FP64_INF(1)     } },
@@ -13220,6 +11923,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_INF(0),     FP64_NORM_V1(0), FP64_INF(1),     FP64_NORM_V3(1) } },
             { /*src1     */ { FP64_NORM_V0(0), FP64_INF(1),     FP64_NORM_V2(0), FP64_INF(1)     } },
@@ -13227,6 +11929,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_INF(0),     FP64_NORM_V1(0), FP64_INF(1),     FP64_NORM_V3(1) } },
             { /*src1     */ { FP64_NORM_V0(0), FP64_INF(1),     FP64_NORM_V2(0), FP64_INF(1)     } },
@@ -13234,6 +11935,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
     /*
      * Normals.
@@ -13244,6 +11944,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src2     */ { FP64_NORM_V0(0), FP64_0(1),       FP64_NORM_V2(0), FP64_0(1)       } },
             { /*src1     */ { FP64_0(0),       FP64_NORM_V1(1), FP64_0(0),       FP64_NORM_V1(0) } },
@@ -13251,6 +11950,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_V(0, 0, 0x409)/*1024*/, FP64_V(0, 0xb800000000000, 0x404)/*55*/, FP64_V(1, 0x8000000000000, 0x409)/*-1536*/, FP64_V(0, 0xf000000000000, 0x404)/* 62*/ } },
             { /*src1     */ { FP64_V(0, 0, 0x408)/* 512*/, FP64_V(0, 0xc000000000000, 0x401)/* 7*/, FP64_1(1),                                  FP64_V(1, 0xf000000000000, 0x404)/*-62*/ } },
@@ -13258,6 +11956,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ },
           { { /*src2     */ { FP64_V(0, 0x26580b4800000, 0x41d)/* 1234567890*/, FP64_V(0, 0xd6f3458800000, 0x41c)/*987654321*/, FP64_V(1, 0xd6f3426800000, 0x41c)/*-987654221*/, FP64_V(0, 0xcf0033a34f337, 0x432)/*4072598000007579.5*/ } },
             { /*src1     */ { FP64_V(1, 0x26580b4800000, 0x41d)/*-1234567890*/, FP64_V(0, 0x9000000000000, 0x405)/*      100*/, FP64_1(0),                                       FP64_V(0, 0xd6eca42000000, 0x419)/*       123450000.5*/ } },
@@ -13265,6 +11962,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
           { { /*src2     */ { FP64_V(0, 0x26580b4800000, 0x41d)/* 1234567890*/, FP64_V(0, 0xd6f3458800000, 0x41c)/*987654321*/, FP64_V(0, 0xd6f3426800000, 0x41c)/*987654221*/, FP64_V(0, 0xcf0033a34f337, 0x432)/*4072598000007579.5*/ } },
             { /*src1     */ { FP64_V(1, 0x26580b4800000, 0x41d)/*-1234567890*/, FP64_V(0, 0x9000000000000, 0x405)/*     -100*/, FP64_1(0),                                      FP64_V(0, 0xd6eca42000000, 0x419)/*       123450000.5*/ } },
@@ -13272,6 +11968,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_NORM_SAFE_INT_MIN(0), FP64_NORM_SAFE_INT_MAX(0), FP64_NORM_SAFE_INT_MIN(0) } },
             { /*src1     */ { FP64_1(0),                 FP64_NORM_SAFE_INT_MIN(1), FP64_NORM_SAFE_INT_MIN(0), FP64_0(0)                 } },
@@ -13279,6 +11974,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0), FP64_0(0),                 FP64_NORM_SAFE_INT_MIN(0), FP64_NORM_SAFE_INT_MIN(1) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MIN(1), FP64_NORM_SAFE_INT_MIN(1), FP64_0(0),                 FP64_NORM_SAFE_INT_MIN(0) } },
@@ -13286,6 +11980,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src2     */ { FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/, FP64_V(0, 0xbcd80e0108cc0, 0x42e)/*244555555308646.00*/, FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/, FP64_V(1, 0xbcd80e0108cc0, 0x42e)/*-244555555308646.00*/ } },
             { /*src1     */ { FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/, FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/, FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/, FP64_V(0, 0xb88e0395d49b0, 0x42d)/* 121098765432102.75*/ } },
@@ -13293,6 +11986,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_V(0, 0xc000000000000, 0x3ff)/*1.75*/, FP64_V(0, 0, 0x3fd)/*0.25*/, FP64_V(0, 0x26580b4c7e6b7, 0x41d)/*1234567891.1234567*/, FP64_V(0, 0xf9b0207d06184, 0x3fb)/*0.1234589833333129*/ } },
             { /*src1     */ { FP64_V(0, 0,               0x3fd)/*0.25*/, FP64_V(0, 0, 0x3fe)/*0.50*/, FP64_V(0, 0x26580b4c7e6bc, 0x41d)/*1234567891.1234580*/, FP64_V(0, 0xf9b0207d0617d, 0x3fb)/*0.1234589833333128*/ } },
@@ -13300,6 +11992,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Denormals.
@@ -13310,6 +12001,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE },
           { { /*src2     */ { FP64_0(0), FP64_0(0),          FP64_0(0),          FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_0(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_0(0)          } },
@@ -13317,6 +12007,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0) } },
@@ -13324,6 +12013,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_0(0),          FP64_DENORM_MAX(0), FP64_0(0)          } },
             { /*src1     */ { FP64_0(0),          FP64_DENORM_MAX(0), FP64_0(0),          FP64_DENORM_MAX(0) } },
@@ -13331,6 +12019,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE },
           { { /*src2     */ { FP64_0(0), FP64_0(0),          FP64_0(0),          FP64_DENORM_MAX(1) } },
             { /*src1     */ { FP64_0(0), FP64_DENORM_MAX(0), FP64_DENORM_MAX(0), FP64_0(0)          } },
@@ -13338,6 +12025,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(0) } },
@@ -13345,6 +12031,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
     /** @todo Denormals. */
     /*
@@ -13420,6 +12105,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_0_x7(0) } },
             { /*src1     */ { FP32_0(0), FP32_0_x7(0) } },
@@ -13427,6 +12111,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V1 } },
@@ -13434,6 +12117,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V6 } },
@@ -13441,6 +12123,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V0 } },
@@ -13448,6 +12129,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_0(1), FP32_RAND_x7_V6 } },
@@ -13455,6 +12135,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_0(1), FP32_RAND_x7_V3 } },
@@ -13462,6 +12141,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_XCPT_FLAGS | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(1), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V0 } },
@@ -13469,6 +12147,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(1), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_0(0), FP32_RAND_x7_V0 } },
@@ -13476,6 +12153,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_XCPT_FLAGS | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(1), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_0(1), FP32_RAND_x7_V3 } },
@@ -13483,6 +12159,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(1), FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_0(1), FP32_RAND_x7_V7 } },
@@ -13490,6 +12165,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Infinity.
@@ -13500,6 +12174,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),   FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V6 } },
@@ -13507,6 +12180,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_0(0),   FP32_RAND_x7_V4 } },
@@ -13514,6 +12186,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),   FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_INF(1), FP32_RAND_x7_V0 } },
@@ -13521,6 +12192,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V7 } },
@@ -13528,6 +12198,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V6 } },
@@ -13535,6 +12204,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_INF(1), FP32_RAND_x7_V5 } },
@@ -13542,6 +12210,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_INF(1), FP32_RAND_x7_V0 } },
@@ -13549,6 +12216,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V1 } },
@@ -13556,6 +12222,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(1), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V1 } },
@@ -13563,6 +12228,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0), FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_INF(1), FP32_RAND_x7_V1 } },
@@ -13570,6 +12234,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_INF(1), FP32_RAND_x7_V5 } },
@@ -13577,6 +12240,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0),     FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_NORM_V0(0), FP32_RAND_x7_V4 } },
@@ -13584,6 +12246,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_INF(0),     FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_NORM_V3(0), FP32_RAND_x7_V3 } },
@@ -13591,6 +12252,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_V7(0), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_INF(1),     FP32_RAND_x7_V3 } },
@@ -13598,6 +12258,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_V7(0), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_INF(0),     FP32_RAND_x7_V5 } },
@@ -13605,6 +12264,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Normals.
@@ -13615,6 +12273,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MIN(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_NORM_MIN(0), FP32_RAND_x7_V2 } },
@@ -13622,6 +12279,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MIN(0), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V1 } },
@@ -13629,6 +12285,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V0 } },
@@ -13636,6 +12291,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V5 } },
@@ -13643,6 +12297,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V1 } },
@@ -13650,6 +12303,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_SAFE_INT_MAX(0), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_NORM_SAFE_INT_MIN(0), FP32_RAND_x7_V3 } },
@@ -13657,6 +12309,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x600000, 0x7f)/* 1.75*/, FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_V(1, 0,        0x7d)/*-0.25*/, FP32_RAND_x7_V1 } },
@@ -13664,6 +12315,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0, 0x7d)/*0.25*/, FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_V(0, 0, 0x7e)/*0.50*/, FP32_RAND_x7_V1 } },
@@ -13671,6 +12321,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_NORM_MAX(0), FP32_RAND_x7_V0 } },
             { /*src1     */ { FP32_NORM_V1(0),  FP32_RAND_x7_V0 } },
@@ -13678,6 +12327,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_V(0, 0x1ea980, 0x8f)/*  81235*/, FP32_RAND_x7_V0 } },
@@ -13685,6 +12333,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(1, 0x2514d6, 0x93)/*-1352346.75*/, FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_V(0, 0x7c9000, 0x88)/*    1010.25*/, FP32_RAND_x7_V0 } },
@@ -13692,6 +12339,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(1, 0x2514d6, 0x93)/*-1352346.75*/, FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_V(0, 0x253468, 0x93)/* 1353357.00*/, FP32_RAND_x7_V3 } },
@@ -13699,6 +12345,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(1, 0x40e6b6, 0x8c)/*-12345.678*/, FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_V(1, 0x40e6b7, 0x8c)/*-12345.679*/, FP32_RAND_x7_V6 } },
@@ -13706,6 +12351,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x620b2e, 0x92)/*925874.9*/, FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_V(0, 0x620b2d, 0x92)/*925874.8*/, FP32_RAND_x7_V0 } },
@@ -13713,6 +12357,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_V(0, 0x490fdb, 0x80)/*3.1415927*/, FP32_RAND_x7_V0 } },
@@ -13720,6 +12363,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(1, 0x40e6b6, 0x8c)/*-12345.678*/, FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_V(1, 0x40e6b7, 0x8c)/*-12345.679*/, FP32_RAND_x7_V0 } },
@@ -13727,6 +12369,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x5dd520, 0x8e)/* 56789.125*/, FP32_RAND_x7_V4 } },
             { /*src1     */ { FP32_V(1, 0x5dd521, 0x8e)/*-56789.127*/, FP32_RAND_x7_V0 } },
@@ -13734,6 +12375,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_V(0, 0x600000, 0x7e)/* 0.875*/, FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_V(1, 0,        0x7d)/*-0.250*/, FP32_RAND_x7_V6 } },
@@ -13741,6 +12381,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /** @todo More Normals. */
     /*
@@ -13752,6 +12391,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_0(0),          FP32_RAND_x7_V2 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V4 } },
@@ -13759,6 +12397,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V3 } },
@@ -13766,6 +12403,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V5 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V4 } },
@@ -13773,6 +12409,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V1 } },
             { /*src1     */ { FP32_DENORM_MAX(1), FP32_RAND_x7_V3 } },
@@ -13780,6 +12415,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MAX(1), FP32_RAND_x7_V3 } },
             { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V0 } },
@@ -13787,6 +12421,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V7 } },
             { /*src1     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V0 } },
@@ -13794,6 +12427,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V3 } },
@@ -13801,6 +12433,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V1 } },
@@ -13808,6 +12439,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V6 } },
             { /*src1     */ { FP32_0(0),          FP32_RAND_x7_V2 } },
@@ -13815,6 +12445,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /** @todo More Denormals. */
     /*56*/ FP32_TABLE_D9_SS_INVALIDS
@@ -13877,6 +12506,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
             { /*src1     */ { FP64_0(0), FP64_0(0), FP64_0(0), FP64_0(0) } },
@@ -13884,6 +12512,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_INF(0), FP64_SNAN(0), FP64_SNAN(0) } },
             { /*src1     */ { FP64_0(0), FP64_INF(1), FP64_QNAN(0), FP64_SNAN(1) } },
@@ -13891,6 +12518,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V0(0), FP64_RAND_V0(0) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V1(0) } },
@@ -13898,6 +12524,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V1(0) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V0(1), FP64_RAND_V1(1), FP64_RAND_V2(1) } },
@@ -13905,6 +12530,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_0(1), FP64_RAND_V1(0), FP64_RAND_V2(0), FP64_RAND_V3(0) } },
@@ -13912,6 +12536,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(0) } },
             { /*src1     */ { FP64_0(1), FP64_RAND_V2(1), FP64_RAND_V3(0), FP64_RAND_V0(1) } },
@@ -13919,6 +12542,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(1), FP64_RAND_V0(1), FP64_RAND_V1(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
@@ -13926,6 +12548,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(1), FP64_RAND_V3(1), FP64_RAND_V2(0), FP64_RAND_V1(0) } },
             { /*src1     */ { FP64_0(0), FP64_RAND_V0(1), FP64_RAND_V1(1), FP64_RAND_V3(0) } },
@@ -13933,6 +12554,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(1), FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_0(1), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(0) } },
@@ -13940,6 +12560,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(1), FP64_RAND_V3(1), FP64_RAND_V1(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_0(1), FP64_RAND_V1(0), FP64_RAND_V0(1), FP64_RAND_V2(1) } },
@@ -13947,6 +12566,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Infinity.
@@ -13957,6 +12575,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0),   FP64_RAND_V1(1), FP64_RAND_V1(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
@@ -13964,6 +12581,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0), FP64_INF(1),     FP64_SNAN(1),    FP64_QNAN(1)    } },
             { /*src1     */ { FP64_0(0),   FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
@@ -13971,6 +12587,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0),   FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_INF(1), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V0(1) } },
@@ -13978,6 +12593,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0), FP64_RAND_V3(1), FP64_RAND_V3(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V1(1) } },
@@ -13985,6 +12599,5 @@
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V0(0) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V0(1), FP64_RAND_V0(1), FP64_RAND_V3(1) } },
@@ -13992,6 +12605,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1), FP64_RAND_V3(0),   FP64_RAND_V2(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_INF(1), FP64_QNAN_V(1, 1), FP64_RAND_V1(1), FP64_RAND_V2(0) } },
@@ -13999,6 +12611,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1), FP64_RAND_V2(1), FP64_RAND_V1(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(1), FP64_RAND_V0(0), FP64_RAND_V3(1), FP64_RAND_V0(1) } },
@@ -14006,6 +12617,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1), FP64_RAND_V1(1), FP64_RAND_V3(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V1(1) } },
@@ -14013,6 +12623,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(1), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(0), FP64_RAND_V0(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
@@ -14020,6 +12629,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0), FP64_RAND_V2(1), FP64_RAND_V3(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(1), FP64_RAND_V2(0), FP64_RAND_V3(0), FP64_RAND_V1(1) } },
@@ -14027,6 +12635,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_INF(1), FP64_RAND_V0(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
@@ -14034,6 +12641,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0),     FP64_RAND_V0(0), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
             { /*src1     */ { FP64_NORM_V0(0), FP64_RAND_V1(1), FP64_RAND_V3(1), FP64_RAND_V1(1) } },
@@ -14041,6 +12647,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_INF(0),     FP64_INF(0), FP64_SNAN(1), FP64_INF(1)  } },
             { /*src1     */ { FP64_NORM_V3(0), FP64_INF(1), FP64_QNAN(1), FP64_SNAN(1) } },
@@ -14048,6 +12653,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_V2(0), FP64_RAND_V3(1), FP64_QNAN(1),    FP64_SNAN(1)    } },
             { /*src1     */ { FP64_INF(1),     FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V1(1) } },
@@ -14055,6 +12659,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_V2(0), FP64_SNAN(0), FP64_RAND_V2(0), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_INF(0),     FP64_RAND_V2(0),   FP64_RAND_V1(0), FP64_RAND_V2(1) } },
@@ -14062,6 +12665,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /*
      * Normals.
@@ -14072,6 +12674,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MIN(0), FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_NORM_MIN(0), FP64_RAND_V2(0), FP64_RAND_V1(1), FP64_RAND_V2(1) } },
@@ -14079,6 +12680,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MIN(0), FP64_RAND_V3(1), FP64_RAND_V0(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_RAND_V1(0), FP64_RAND_V3(0), FP64_RAND_V1(0) } },
@@ -14086,6 +12686,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_NORM_MAX(0), FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V1(1) } },
@@ -14093,6 +12692,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MIN(0), FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_RAND_V1(0), FP64_RAND_V1(0), FP64_RAND_V3(1) } },
@@ -14100,6 +12698,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
@@ -14107,6 +12704,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_SAFE_INT_MAX(0), FP64_INF(0),     FP64_QNAN(1),    FP64_QNAN(0)    } },
             { /*src1     */ { FP64_NORM_SAFE_INT_MIN(0), FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
@@ -14114,6 +12710,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0, 0x409)/*1024*/,  FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_V(0, 0, 0x408)/* 512*/,  FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
@@ -14121,6 +12716,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xc122186c3cfd0, 0x42d)/*123456789876543.25*/,  FP64_RAND_V2(1), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_V(0, 0xb88e0395d49b0, 0x42d)/*121098765432102.75*/,  FP64_RAND_V0(0), FP64_RAND_V2(0), FP64_RAND_V0(0) } },
@@ -14128,6 +12722,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_NORM_MAX(0), FP64_RAND_V0(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_NORM_V1(0),  FP64_RAND_V0(1), FP64_RAND_V2(0), FP64_RAND_V3(0) } },
@@ -14135,6 +12728,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xc000000000000, 0x3ff)/*1.75*/, FP64_RAND_V3(0), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_V(0, 0,               0x3fd)/*0.25*/, FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V1(0) } },
@@ -14142,6 +12734,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(1, 0, 0x3fd)/*-0.25*/, FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_V(1, 0, 0x3fe)/*-0.50*/, FP64_RAND_V0(0), FP64_RAND_V1(0), FP64_RAND_V1(1) } },
@@ -14149,6 +12740,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0x26580b4c7e6b7, 0x41d)/*1234567891.1234567*/, FP64_RAND_V2(1), FP64_RAND_V3(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_V(0, 0x26580b4c7e6bc, 0x41d)/*1234567891.1234580*/, FP64_RAND_V3(0), FP64_RAND_V1(0), FP64_RAND_V0(1) } },
@@ -14156,6 +12746,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xf9b0207d06184, 0x3fb)/*0.1234589833333129*/, FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_V(0, 0xf9b0207d0617d, 0x3fb)/*0.1234589833333128*/, FP64_RAND_V1(1), FP64_RAND_V0(0), FP64_RAND_V0(1) } },
@@ -14163,6 +12752,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xb88e0395d49b0, 0x42d)/* 121098765432102.75*/,  FP64_RAND_V2(1), FP64_RAND_V2(1), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_V(1, 0xbcd80e0108cc0, 0x42e)/*-244555555308646.00*/,  FP64_RAND_V3(0), FP64_RAND_V3(1), FP64_RAND_V0(1) } },
@@ -14170,6 +12758,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xcf0033a34f337, 0x432)/*4072598000007579.5*/, FP64_RAND_V3(1), FP64_RAND_V2(1), FP64_RAND_V1(1) } },
             { /*src1     */ { FP64_V(0, 0xd6eca42000000, 0x419)/*       123450000.5*/, FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
@@ -14177,6 +12764,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(1, 0xbcd80e0108cc0, 0x42e)/*-244555555308646.00*/, FP64_INF(1), FP64_SNAN(1), FP64_INF(1)  } },
             { /*src1     */ { FP64_V(0, 0xb88e0395d49b0, 0x42d)/* 121098765432102.75*/, FP64_INF(1), FP64_QNAN(0), FP64_SNAN(0) } },
@@ -14184,6 +12770,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(0, 0xbcd80e0108cc0, 0x42e)/* 244555555308646.00*/, FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_V(1, 0xb88e0395d49b0, 0x42d)/*-121098765432102.75*/, FP64_RAND_V0(0), FP64_RAND_V0(0), FP64_RAND_V2(1) } },
@@ -14191,6 +12776,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_V(1, 0xcf0033a34f337, 0x432)/*-4072598000007579.5*/, FP64_RAND_V1(0), FP64_RAND_V2(0), FP64_RAND_V1(0) } },
             { /*src1     */ { FP64_V(0, 0xd6eca42000000, 0x419)/*        123450000.5*/, FP64_RAND_V2(0), FP64_RAND_V2(1), FP64_RAND_V3(0) } },
@@ -14198,6 +12782,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /** @todo More Normals. */
     /*
@@ -14209,6 +12792,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ true, true },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_0(0),          FP64_SNAN(0),    FP64_QNAN(1),    FP64_QNAN(0)    } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_RAND_V2(0), FP64_RAND_V3(1), FP64_RAND_V2(0) } },
@@ -14216,6 +12798,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_INF(1), FP64_SNAN(0), FP64_INF(1)  } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_INF(0), FP64_QNAN(1), FP64_SNAN(1) } },
@@ -14223,6 +12804,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_RAND_V2(1), FP64_RAND_V0(1), FP64_RAND_V3(0) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_RAND_V3(0), FP64_RAND_V2(0), FP64_RAND_V3(1) } },
@@ -14230,6 +12810,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MAX(0), FP64_RAND_V1(1), FP64_RAND_V2(1), FP64_RAND_V2(0) } },
             { /*src1     */ { FP64_DENORM_MAX(1), FP64_RAND_V0(0), FP64_RAND_V3(0), FP64_RAND_V0(0) } },
@@ -14237,6 +12816,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MAX(1), FP64_RAND_V3(1), FP64_RAND_V0(0), FP64_RAND_V3(1) } },
             { /*src1     */ { FP64_DENORM_MAX(0), FP64_RAND_V2(1), FP64_RAND_V3(1), FP64_RAND_V2(1) } },
@@ -14244,6 +12822,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(1), FP64_RAND_V0(1), FP64_RAND_V3(1), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_DENORM_MIN(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
@@ -14251,6 +12828,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(1), FP64_INF(0),     FP64_QNAN(1),    FP64_SNAN(1) } },
             { /*src1     */ { FP64_DENORM_MIN(1), FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V0(1)   } },
@@ -14258,6 +12834,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(1), FP64_SNAN(1),    FP64_SNAN(0),    FP64_QNAN(0)    } },
             { /*src1     */ { FP64_DENORM_MIN(1), FP64_RAND_V1(0), FP64_RAND_V2(1), FP64_RAND_V0(1) } },
@@ -14265,6 +12840,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src2     */ { FP64_DENORM_MIN(0), FP64_RAND_V0(1), FP64_RAND_V1(0), FP64_RAND_V2(1) } },
             { /*src1     */ { FP64_0(0),          FP64_RAND_V0(0), FP64_RAND_V1(1), FP64_RAND_V2(0) } },
@@ -14272,6 +12846,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
     /** @todo More Denormals. */
     /*
@@ -14336,6 +12909,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src1     */ { FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0)   } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14343,6 +12915,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_RC_UP },
           { { /*src1     */ { FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0)   } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14350,6 +12921,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src1     */ { FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0),   FP32_0(0)   } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14357,6 +12927,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
     /*
      * Infinity.
@@ -14367,6 +12936,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src1     */ { FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(0), FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(0) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14374,6 +12942,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src1     */ { FP32_INF(0), FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(0) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14381,6 +12948,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src1     */ { FP32_INF(0), FP32_INF(1), FP32_INF(1), FP32_INF(0), FP32_INF(1), FP32_INF(1), FP32_INF(1), FP32_INF(1) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14388,6 +12954,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP },
     /*
      * Normals.
@@ -14405,6 +12970,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ },
           { { /*src1     */ { FP32_1(0), FP32_1(1), FP32_1(0), FP32_1(1), FP32_1(0), FP32_1(1), FP32_1(0), FP32_1(1) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14419,6 +12983,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src1     */ { FP32_1(0), FP32_1(1), FP32_1(0), FP32_1(1), FP32_1(0), FP32_1(1), FP32_1(0), FP32_1(1) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14433,6 +12996,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           { { /*src1     */ { FP32_1(0), FP32_1(1), FP32_1(0), FP32_1(1), FP32_1(0), FP32_1(1), FP32_1(0), FP32_1(1) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14447,6 +13009,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src1     */ { FP32_V(0, 0, RTFLOAT32U_EXP_BIAS + 1)/*  2*/,
                               FP32_V(1, 0, RTFLOAT32U_EXP_BIAS + 2)/* -4*/,
@@ -14468,6 +13029,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src1     */ { FP32_V(0, 0x7fe800, RTFLOAT32U_EXP_BIAS - 2)/* 1.11111111110100000000000(bin)*2^0 */,
                               FP32_V(0, 0xc01,    RTFLOAT32U_EXP_BIAS - 1)/* 1.00000000000110000000001(bin)*2^1 */,
@@ -14489,6 +13049,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src1     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/,
                               FP32_V(0, 0x1ea980, 0x8f)/*81235*/,
@@ -14510,6 +13069,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
    /*
     * Denormals.
@@ -14520,6 +13078,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src1     */ { FP32_DENORM_MAX(1), FP32_DENORM_MAX(1), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MAX(0) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14527,6 +13084,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src1     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MIN(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(1), FP32_DENORM_MIN(0) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14534,6 +13090,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src1     */ { FP32_DENORM_MIN(0), FP32_DENORM_MIN(1), FP32_DENORM_MAX(0), FP32_DENORM_MAX(1), FP32_DENORM_MIN(0), FP32_DENORM_MAX(1), FP32_DENORM_MAX(1), FP32_DENORM_MIN(0) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14541,6 +13096,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP | X86_MXCSR_FZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP | X86_MXCSR_FZ },
           { { /*src1     */ { FP32_DENORM_V0(0), FP32_DENORM_V1(0), FP32_DENORM_V2(0), FP32_DENORM_V3(0), FP32_DENORM_V4(0), FP32_DENORM_V5(0), FP32_DENORM_V6(0), FP32_DENORM_V7(0) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14548,6 +13102,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           { { /*src1     */ { FP32_DENORM_V0(1), FP32_DENORM_V1(1), FP32_DENORM_V2(1), FP32_DENORM_V3(1), FP32_DENORM_V4(1), FP32_DENORM_V5(1), FP32_DENORM_V6(1), FP32_DENORM_V7(1) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14555,6 +13108,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO },
           { { /*src1     */ { FP32_DENORM_V7(1), FP32_DENORM_V6(0), FP32_DENORM_V5(1), FP32_DENORM_V4(0), FP32_DENORM_V3(1), FP32_DENORM_V2(0), FP32_DENORM_V1(1), FP32_DENORM_V0(0) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14562,6 +13114,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN },
           { { /*src1     */ { FP32_DENORM_V7(1), FP32_DENORM_V6(0), FP32_DENORM_V5(1), FP32_DENORM_V4(0), FP32_DENORM_V3(1), FP32_DENORM_V2(0), FP32_DENORM_V1(1), FP32_DENORM_V0(0) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14569,6 +13120,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_DAZ },
     /** @todo More Denormals. */
     /*
@@ -14580,6 +13130,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src1     */ { FP32_SNAN(0),      FP32_SNAN(1),      FP32_QNAN(0), FP32_QNAN(1), FP32_SNAN(1),      FP32_QNAN(1), FP32_QNAN(1), FP32_SNAN(1)      } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14587,6 +13136,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src1     */ { FP32_SNAN(0),      FP32_SNAN(1),      FP32_QNAN(0), FP32_QNAN(1), FP32_SNAN(1),      FP32_QNAN(1), FP32_QNAN(1), FP32_SNAN(1)      } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14594,6 +13142,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP },
           { { /*src1     */ { FP32_SNAN(0),      FP32_SNAN(1),      FP32_QNAN(0), FP32_QNAN(1), FP32_SNAN(1),      FP32_QNAN(1), FP32_QNAN(1), FP32_SNAN(1)      } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14601,6 +13148,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
           { { /*src1     */ { FP32_SNAN_V0(0), FP32_SNAN_V1(1), FP32_SNAN_V2(0), FP32_SNAN_V3(1), FP32_SNAN_V4(1), FP32_SNAN_V5(1), FP32_SNAN_V6(1), FP32_SNAN_V7(1) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14608,6 +13154,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_ZERO },
           { { /*src1     */ { FP32_QNAN_V0(0), FP32_QNAN_V0(1), FP32_QNAN_V0(0), FP32_QNAN_V0(1), FP32_QNAN_V0(1), FP32_QNAN_V0(0), FP32_QNAN_V0(1), FP32_QNAN_V0(1) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14615,6 +13160,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src1     */ { FP32_QNAN_V0(1), FP32_SNAN_V0(1), FP32_QNAN_V1(1), FP32_SNAN_V0(1), FP32_QNAN_V7(1), FP32_SNAN_V7(1), FP32_QNAN_V3(1), FP32_SNAN_V0(1) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14622,6 +13166,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src1     */ { FP32_QNAN_V0(1), FP32_SNAN_V0(1), FP32_QNAN_V1(1), FP32_SNAN_V3(1), FP32_QNAN_V4(1), FP32_SNAN_V5(1), FP32_QNAN_V6(1), FP32_SNAN_V7(1) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14629,6 +13172,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
     };
 
@@ -14699,6 +13241,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(1) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14706,6 +13247,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(1) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14713,6 +13253,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO },
           { { /*src1     */ { FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(0), FP32_0(1), FP32_0(1), FP32_0(1), FP32_0(1) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14720,6 +13259,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Infinity.
@@ -14730,6 +13268,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_IE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_IE },
     /*
      * Precision (Overflow, Underflow not possible).
@@ -14740,6 +13277,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_PE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_PE },
           { { /*src1     */ { FP32_0(0), FP32_1(0), FP32_1(0), FP32_0(1), FP32_1(0), FP32_0(0), FP32_1(0), FP32_2(0)                            } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14747,6 +13283,5 @@
               /*mxcsr:in */ X86_MXCSR_PM | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_PM | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_DOWN | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_DOWN | X86_MXCSR_PE },
           { { /*src1     */ { FP32_0(0), FP32_1(0), FP32_1(0), FP32_0(1), FP32_1(0), FP32_0(0), FP32_1(0), FP32_2(0)                             } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14754,6 +13289,5 @@
               /*mxcsr:in */ X86_MXCSR_PM | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_PM | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_PE },
           { { /*src1     */ { FP32_0(0), FP32_1(0), FP32_1(0), FP32_0(1), FP32_1(0), FP32_0(0), FP32_1(0), FP32_2(0)                            } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14761,6 +13295,5 @@
               /*mxcsr:in */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_PE },
           { { /*src1     */ { FP32_0(0), FP32_1(0), FP32_1(0), FP32_0(1), FP32_1(0), FP32_0(0), FP32_1(0), FP32_2(0)                            } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14768,6 +13301,5 @@
               /*mxcsr:in */ X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_PE },
     /*
      * Normals.
@@ -14785,6 +13317,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE },
           { { /*src1     */ { FP32_V(0,0x44000,0x88)/*529.0*/,
                               FP32_V(0,0x0,0x87)/*256.0*/,
@@ -14806,6 +13337,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE },
           { { /*src1     */ { FP32_V(0,0x44000,0x88)/*529.0*/,
                               FP32_V(0,0x0,0x87)/*256.0*/,
@@ -14827,6 +13357,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE | X86_MXCSR_RC_DOWN },
           { { /*src1     */ { FP32_V(0,0x44000,0x88)/*529.0*/,
                               FP32_V(0,0x0,0x87)/*256.0*/,
@@ -14848,6 +13377,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE | X86_MXCSR_RC_UP },
           { { /*src1     */ { FP32_V(0,0x44000,0x88)/*529.0*/,
                               FP32_V(0,0x0,0x87)/*256.0*/,
@@ -14869,6 +13397,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE | X86_MXCSR_RC_ZERO },
           { { /*src1     */ { FP32_NORM_MAX(0),
                               FP32_NORM_MIN(0),
@@ -14890,6 +13417,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_PE | X86_MXCSR_IE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_PE | X86_MXCSR_IE | BS3_MXCSR_PE_FUZZY /* IEM */ },
     /** @todo More Normals. */
    /*
@@ -14901,6 +13427,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src1     */ { FP32_DENORM_MIN(0),      FP32_DENORM_MIN(0),      FP32_0(0), FP32_0(1), FP32_DENORM_MIN(1), FP32_DENORM_MIN(1), FP32_0(1), FP32_0(0) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14908,6 +13433,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src1     */ { FP32_DENORM_MIN(0),      FP32_DENORM_MAX(0),      FP32_0(0), FP32_0(1), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1), FP32_0(1), FP32_0(0) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14915,6 +13439,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_RC_UP | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_RC_UP | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src1     */ { FP32_DENORM_MIN(0),      FP32_DENORM_MAX(0),      FP32_0(0), FP32_0(1), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1), FP32_0(1), FP32_0(0) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14922,6 +13445,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_RC_DOWN | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_RC_DOWN | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src1     */ { FP32_DENORM_MIN(0),      FP32_DENORM_MAX(0),      FP32_0(0), FP32_0(1), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1), FP32_0(1), FP32_0(0) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14929,6 +13451,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_RC_ZERO | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_RC_ZERO | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src1     */ { FP32_DENORM_MIN(0),      FP32_DENORM_MAX(0),      FP32_0(0), FP32_0(1), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1), FP32_0(1), FP32_0(0) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14936,6 +13457,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_FZ | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_FZ | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src1     */ { FP32_DENORM_MIN(0),      FP32_DENORM_MAX(0),      FP32_0(0), FP32_0(1), FP32_DENORM_MIN(1), FP32_DENORM_MAX(1), FP32_0(1), FP32_0(0) } },
             { /*unused   */ { FP32_ROW_UNUSED } },
@@ -14943,6 +13463,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
     /** @todo More Denormals. */
     /*
@@ -15020,6 +13539,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK },
           { { /*src1     */ { FP64_0(0), FP64_0(1), FP64_0(0), FP64_0(1) } },
             { /*unused   */ { FP64_ROW_UNUSED } },
@@ -15027,6 +13545,5 @@
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_UP },
           { { /*src1     */ { FP64_0(1), FP64_0(1), FP64_0(0), FP64_0(0) } },
             { /*unused   */ { FP64_ROW_UNUSED } },
@@ -15034,6 +13551,5 @@
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_RC_ZERO },
           { { /*src1     */ { FP64_0(1), FP64_0(0), FP64_0(0), FP64_0(1) } },
             { /*unused   */ { FP64_ROW_UNUSED } },
@@ -15041,6 +13557,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN },
     /*
      * Infinity.
@@ -15051,6 +13566,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_IE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_IE },
     /*
      * Precision (Overflow, Underflow not possible).
@@ -15061,6 +13575,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ 0,
-              /*256:out  */ X86_MXCSR_PE,
-              /*xcpt?    */ false, true },
+              /*256:out  */ X86_MXCSR_PE },
           { { /*src1     */ { FP64_0(0), FP64_1(0), FP64_0(1), FP64_2(0)                                   } },
             { /*unused   */ { FP64_ROW_UNUSED } },
@@ -15068,6 +13581,5 @@
               /*mxcsr:in */ X86_MXCSR_PM | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_PM | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_DOWN | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_DOWN | X86_MXCSR_PE },
           { { /*src1     */ { FP64_0(0), FP64_1(0), FP64_0(1), FP64_2(0)                                  } },
             { /*unused   */ { FP64_ROW_UNUSED } },
@@ -15075,6 +13587,5 @@
               /*mxcsr:in */ X86_MXCSR_PM | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_PM | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_UP | X86_MXCSR_PE },
           { { /*src1     */ { FP64_0(0), FP64_1(0), FP64_0(1), FP64_2(0)                                   } },
             { /*unused   */ { FP64_ROW_UNUSED } },
@@ -15082,6 +13593,5 @@
               /*mxcsr:in */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_RC_ZERO | X86_MXCSR_PE },
           { { /*src1     */ { FP64_0(0), FP64_1(0), FP64_0(1), FP64_2(0)                                  } },
             { /*unused   */ { FP64_ROW_UNUSED } },
@@ -15089,6 +13599,5 @@
               /*mxcsr:in */ X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_PM | X86_MXCSR_FZ | X86_MXCSR_DAZ | X86_MXCSR_PE },
     /*
      * Normals.
@@ -15102,6 +13611,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE },
           { { /*src1     */ { FP64_V(0,0xf46c4c48b9b90,0x42f)/*23456789^2*/,
                               FP64_V(0,0x153e1f1867880,0x408)/*(12345678/524288)^2*/,
@@ -15115,6 +13623,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE },
           { { /*src1     */ { FP64_V(0,0xf46c4c48b9b90,0x42f)/*23456789^2*/,
                               FP64_V(0,0x153e1f1867880,0x408)/*(12345678/524288)^2*/,
@@ -15128,6 +13635,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE | X86_MXCSR_RC_DOWN,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE | X86_MXCSR_RC_DOWN },
           { { /*src1     */ { FP64_V(0,0xf46c4c48b9b90,0x42f)/*23456789^2*/,
                               FP64_V(0,0x153e1f1867880,0x408)/*(12345678/524288)^2*/,
@@ -15141,6 +13647,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE | X86_MXCSR_RC_UP,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE | X86_MXCSR_RC_UP },
           { { /*src1     */ { FP64_V(0,0xf46c4c48b9b90,0x42f)/*23456789^2*/,
                               FP64_V(0,0x153e1f1867880,0x408)/*(12345678/524288)^2*/,
@@ -15154,6 +13659,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE | X86_MXCSR_RC_ZERO,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_PE | X86_MXCSR_RC_ZERO },
           { { /*src1     */ { FP64_NORM_MAX(0),
                               FP64_NORM_MIN(0),
@@ -15167,6 +13671,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_PE | X86_MXCSR_IE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ | X86_MXCSR_PE | X86_MXCSR_IE | BS3_MXCSR_PE_FUZZY /* IEM */ },
     /** @todo More Normals. */
    /*
@@ -15178,6 +13681,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE | X86_MXCSR_PE,
-              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src1     */ { FP64_DENORM_MIN(0),  FP64_0(0), FP64_0(1), FP64_DENORM_MIN(1) } },
             { /*unused   */ { FP64_ROW_UNUSED } },
@@ -15185,6 +13687,5 @@
               /*mxcsr:in */ 0,
               /*128:out  */ X86_MXCSR_DE,
-              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_IE,
-              /*xcpt?    */ true, true },
+              /*256:out  */ X86_MXCSR_DE | X86_MXCSR_IE },
           { { /*src1     */ { FP64_DENORM_MIN(0),  FP64_DENORM_MAX(0),              FP64_DENORM_MIN(1), FP64_DENORM_MAX(1) } },
             { /*unused   */ { FP64_ROW_UNUSED } },
@@ -15192,6 +13693,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_RC_UP,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_RC_UP | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_RC_UP | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src1     */ { FP64_DENORM_MIN(0),  FP64_DENORM_MAX(0),              FP64_DENORM_MIN(1), FP64_DENORM_MAX(1) } },
             { /*unused   */ { FP64_ROW_UNUSED } },
@@ -15199,6 +13699,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_RC_DOWN,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_RC_DOWN | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_RC_DOWN | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src1     */ { FP64_DENORM_MIN(0),  FP64_DENORM_MAX(0),              FP64_DENORM_MIN(1), FP64_DENORM_MAX(1) } },
             { /*unused   */ { FP64_ROW_UNUSED } },
@@ -15206,6 +13705,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_RC_ZERO,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_RC_ZERO | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_RC_ZERO | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src1     */ { FP64_DENORM_MIN(0),  FP64_DENORM_MAX(0),              FP64_DENORM_MIN(1), FP64_DENORM_MAX(1) } },
             { /*unused   */ { FP64_ROW_UNUSED } },
@@ -15213,6 +13711,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_PE | X86_MXCSR_FZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_FZ | BS3_MXCSR_PE_FUZZY /* IEM */,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DE | X86_MXCSR_IE | X86_MXCSR_PE | X86_MXCSR_FZ | BS3_MXCSR_PE_FUZZY /* IEM */ },
           { { /*src1     */ { FP64_DENORM_MIN(0), FP64_DENORM_MAX(0), FP64_DENORM_MIN(1), FP64_DENORM_MAX(1) } },
             { /*unused   */ { FP64_ROW_UNUSED } },
@@ -15220,6 +13717,5 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ,
-              /*xcpt?    */ false, false },
+              /*256:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ },
     /** @todo More Denormals. */
     /*
