Changeset 106254 in vbox for trunk/src

Timestamp:

Oct 9, 2024 8:52:44 AM (7 weeks ago)

Author:

vboxsync

Message:

ValidationKit/bootsectors: bugref:10658 SIMD FP testcase: [v]rcpss - infinites.

File:

• trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32 (modified) (6 diffs)

trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32

@@ -13268 +13268 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src1     */ { FP32_0(1),       FP32_RAND_x7_V0 } },
             { /*src2     */ { FP32_RAND_V3(1), FP32_RAND_x7_V1 } },
@@ -13275 +13274 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
               /*128:out  */ X86_MXCSR_XCPT_MASK,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1  },
           { { /*src1     */ { FP32_0(1),       FP32_RAND_x7_V2 } },
             { /*src2     */ { FP32_RAND_V5(0), FP32_RAND_x7_V1 } },
@@ -13282 +13280 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src1     */ { FP32_0(1),       FP32_RAND_x7_V0 } },
             { /*src2     */ { FP32_RAND_V5(0), FP32_RAND_x7_V3 } },
@@ -13289 +13286 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_UP,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src1     */ { FP32_0(1),       FP32_RAND_x7_V0 } },
             { /*src2     */ { FP32_RAND_V1(1), FP32_RAND_x7_V3 } },
@@ -13296 +13292 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_DOWN,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
           { { /*src1     */ { FP32_0(0),       FP32_RAND_x7_V0 } },
             { /*src2     */ { FP32_RAND_V0(1), FP32_RAND_x7_V3 } },
@@ -13303 +13298 @@
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
               /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_FZ,
-              /*256:out  */ -1,
-              /*xcpt?    */ false, false },
+              /*256:out  */ -1 },
+    /*
+     * Infinity.
+     */
+    /* 6*/{ { /*src1     */ { FP32_INF(0),     FP32_RAND_x7_V1 } },
+            { /*unused   */ { FP32_RAND_V2(0), FP32_RAND_x7_V0 } },
+            { /* =>      */ { FP32_0(0),       FP32_RAND_x7_V0 } },
+              /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
+              /*128:out  */ X86_MXCSR_XCPT_MASK,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_INF(0),     FP32_RAND_x7_V3 } },
+            { /*unused   */ { FP32_RAND_V2(0), FP32_RAND_x7_V1 } },
+            { /* =>      */ { FP32_0(0),       FP32_RAND_x7_V1 } },
+              /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
+              /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_INF(0),     FP32_RAND_x7_V5 } },
+            { /*unused   */ { FP32_RAND_V2(0), FP32_RAND_x7_V3 } },
+            { /* =>      */ { FP32_0(0),       FP32_RAND_x7_V3 } },
+              /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
+              /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_INF(0),     FP32_RAND_x7_V6 } },
+            { /*unused   */ { FP32_RAND_V2(0), FP32_RAND_x7_V0 } },
+            { /* =>      */ { FP32_0(0),       FP32_RAND_x7_V0 } },
+              /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
+              /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_INF(1),     FP32_RAND_x7_V6 } },
+            { /*unused   */ { FP32_RAND_V2(0), FP32_RAND_x7_V2 } },
+            { /* =>      */ { FP32_0(1),       FP32_RAND_x7_V2 } },
+              /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
+              /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_INF(1),     FP32_RAND_x7_V5 } },
+            { /*unused   */ { FP32_RAND_V2(0), FP32_RAND_x7_V1 } },
+            { /* =>      */ { FP32_0(1),       FP32_RAND_x7_V1 } },
+              /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
+              /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_INF(1),     FP32_RAND_x7_V6 } },
+            { /*unused   */ { FP32_RAND_V3(0), FP32_RAND_x7_V2 } },
+            { /* =>      */ { FP32_0(1),       FP32_RAND_x7_V2 } },
+              /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
+              /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_INF(1),     FP32_RAND_x7_V3 } },
+            { /*unused   */ { FP32_RAND_V4(0), FP32_RAND_x7_V1 } },
+            { /* =>      */ { FP32_0(1),       FP32_RAND_x7_V1 } },
+              /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
+              /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_INF(1),     FP32_RAND_x7_V6 } },
+            { /*unused   */ { FP32_RAND_V5(0), FP32_RAND_x7_V0 } },
+            { /* =>      */ { FP32_0(1),       FP32_RAND_x7_V0 } },
+              /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
+              /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_FZ,
+              /*256:out  */ -1 },
     };