VirtualBox

Changeset 106284 in vbox


Ignore:
Timestamp:
Oct 10, 2024 10:30:19 AM (7 weeks ago)
Author:
vboxsync
Message:

ValidationKit/bootsectors: bugref:10658 SIMD FP testcase: [v]rcpss - Normals.

File:
1 edited

Legend:

Unmodified
Added
Removed

  • trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32

    r106279 r106284  
    1334013340              /*128:out  */ X86_MXCSR_FZ,
    1334113341              /*256:out  */ -1 },
     13342    /*
     13343     * Normals.
     13344     */
     13345    /*15*/{ { /*src1     */ { FP32_1(0),                                    FP32_RAND_x7_V3 } },
     13346            { /*unused   */ { FP32_RAND_V3(0),                              FP32_RAND_x7_V2 } },
     13347            { /* =>      */ { FP32_V(0, 0x7ff000, RTFLOAT32U_EXP_BIAS - 1), FP32_RAND_x7_V2 } },
     13348              /*mxcsr:in */ 0,
     13349              /*128:out  */ 0,
     13350              /*256:out  */ -1 },
     13351          { { /*src1     */ { FP32_1(0),                                    FP32_RAND_x7_V3 } },
     13352            { /*unused   */ { FP32_RAND_V2(0),                              FP32_RAND_x7_V0 } },
     13353            { /* =>      */ { FP32_V(0, 0x7ff000, RTFLOAT32U_EXP_BIAS - 1), FP32_RAND_x7_V0 } },
     13354              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
     13355              /*128:out  */ X86_MXCSR_RC_DOWN,
     13356              /*256:out  */ -1 },
     13357          { { /*src1     */ { FP32_1(0),                                    FP32_RAND_x7_V3 } },
     13358            { /*unused   */ { FP32_RAND_V2(0),                              FP32_RAND_x7_V1 } },
     13359            { /* =>      */ { FP32_V(0, 0x7ff000, RTFLOAT32U_EXP_BIAS - 1), FP32_RAND_x7_V1 } },
     13360              /*mxcsr:in */ X86_MXCSR_RC_UP,
     13361              /*128:out  */ X86_MXCSR_RC_UP,
     13362              /*256:out  */ -1 },
     13363          { { /*src1     */ { FP32_1(0),                                    FP32_RAND_x7_V2 } },
     13364            { /*unused   */ { FP32_RAND_V1(0),                              FP32_RAND_x7_V6 } },
     13365            { /* =>      */ { FP32_V(0, 0x7ff000, RTFLOAT32U_EXP_BIAS - 1), FP32_RAND_x7_V6 } },
     13366              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
     13367              /*128:out  */ X86_MXCSR_RC_ZERO,
     13368              /*256:out  */ -1 },
     13369          { { /*src1     */ { FP32_V(0, 0x7fe800, RTFLOAT32U_EXP_BIAS - 2), FP32_RAND_x7_V2 } },
     13370            { /*unused   */ { FP32_RAND_V2(0),                              FP32_RAND_x7_V1 } },
     13371            { /* =>      */ { FP32_V(0, 4096, RTFLOAT32U_EXP_BIAS + 1),     FP32_RAND_x7_V1 } },
     13372              /*mxcsr:in */ 0,
     13373              /*128:out  */ 0,
     13374              /*256:out  */ -1 },
     13375          { { /*src1     */ { FP32_V(0, 0xc01, RTFLOAT32U_EXP_BIAS - 1),                   FP32_RAND_x7_V5 } },
     13376            { /*unused   */ { FP32_RAND_V2(0),                                             FP32_RAND_x7_V4 } },
     13377            { /* =>      */ { FP32_V(0, FP32_FRAC_DENORM_MAX - 4095, RTFLOAT32U_EXP_BIAS), FP32_RAND_x7_V4 } },
     13378              /*mxcsr:in */ 0,
     13379              /*128:out  */ 0,
     13380              /*256:out  */ -1 },
     13381          { { /*src1     */ { FP32_V(0, 0x7fe800, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V5 } },
     13382            { /*unused   */ { FP32_RAND_V1(1),                              FP32_RAND_x7_V6 } },
     13383            { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V6 } },
     13384              /*mxcsr:in */ 0,
     13385              /*128:out  */ 0,
     13386              /*256:out  */ -1 },
     13387          { { /*src1     */ { FP32_V(0, 0x7fe800, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V5 } },
     13388            { /*unused   */ { FP32_RAND_V1(1),                              FP32_RAND_x7_V6 } },
     13389            { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V6 } },
     13390              /*mxcsr:in */ X86_MXCSR_RC_UP,
     13391              /*128:out  */ X86_MXCSR_RC_UP,
     13392              /*256:out  */ -1 },
     13393          { { /*src1     */ { FP32_V(0, 0x7fe800, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V5 } },
     13394            { /*unused   */ { FP32_RAND_V1(1),                              FP32_RAND_x7_V6 } },
     13395            { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V6 } },
     13396              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
     13397              /*128:out  */ X86_MXCSR_RC_DOWN,
     13398              /*256:out  */ -1 },
     13399          { { /*src1     */ { FP32_V(0, 0xc01, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V1 } },
     13400            { /*unused   */ { FP32_RAND_V2(1),                           FP32_RAND_x7_V1 } },
     13401            { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V1 } },
     13402              /*mxcsr:in */ 0,
     13403              /*128:out  */ 0,
     13404              /*256:out  */ -1 },
     13405          { { /*src1     */ { FP32_V(0, 0xc01, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V1 } },
     13406            { /*unused   */ { FP32_RAND_V2(1),                           FP32_RAND_x7_V6 } },
     13407            { /* =>      */ { FP32_V(0, 0x7ff000, 1),                    FP32_RAND_x7_V6 } },
     13408              /*mxcsr:in */ 0,
     13409              /*128:out  */ 0,
     13410              /*256:out  */ -1 },
     13411          { { /*src1     */ { FP32_V(0, 0xc00, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V0 } },
     13412            { /*unused   */ { FP32_RAND_V1(1),                           FP32_RAND_x7_V3 } },
     13413            { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V3 } },
     13414              /*mxcsr:in */ 0,
     13415              /*128:out  */ 0,
     13416              /*256:out  */ -1 },
     13417          { { /*src1     */ { FP32_V(0, 0xc00, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V0 } },
     13418            { /*unused   */ { FP32_RAND_V2(1),                           FP32_RAND_x7_V1 } },
     13419            { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V1 } },
     13420              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
     13421              /*128:out  */ X86_MXCSR_RC_DOWN,
     13422              /*256:out  */ -1 },
     13423          { { /*src1     */ { FP32_V(0, 0xc00, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V2 } },
     13424            { /*unused   */ { FP32_RAND_V4(1),                           FP32_RAND_x7_V4 } },
     13425            { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V4 } },
     13426              /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
     13427              /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
     13428              /*256:out  */ -1 },
     13429          { { /*src1     */ { FP32_V(0, 0xc02, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V3 } },
     13430            { /*unused   */ { FP32_RAND_V6(1),                           FP32_RAND_x7_V5 } },
     13431            { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V5 } },
     13432              /*mxcsr:in */ 0,
     13433              /*128:out  */ 0,
     13434              /*256:out  */ -1 },
     13435          { { /*src1     */ { FP32_V(0, 0xc02, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V1 } },
     13436            { /*unused   */ { FP32_RAND_V2(0),                           FP32_RAND_x7_V2 } },
     13437            { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V2 } },
     13438              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
     13439              /*128:out  */ X86_MXCSR_RC_DOWN,
     13440              /*256:out  */ -1 },
     13441          { { /*src1     */ { FP32_V(0, 0xc02, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V0 } },
     13442            { /*unused   */ { FP32_RAND_V3(1),                           FP32_RAND_x7_V6 } },
     13443            { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V6 } },
     13444              /*mxcsr:in */ X86_MXCSR_RC_UP,
     13445              /*128:out  */ X86_MXCSR_RC_UP,
     13446              /*256:out  */ -1 },
     13447          { { /*src1     */ { FP32_V(0, 0xc02, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V3 } },
     13448            { /*unused   */ { FP32_RAND_V5(1),                           FP32_RAND_x7_V5 } },
     13449            { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V5 } },
     13450              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
     13451              /*128:out  */ X86_MXCSR_RC_ZERO,
     13452              /*256:out  */ -1 },
     13453          { { /*src1     */ { FP32_V(0, 0x7fe801, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V7 } },
     13454            { /*unused   */ { FP32_RAND_V7(1),                              FP32_RAND_x7_V3 } },
     13455            { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V3 } },
     13456              /*mxcsr:in */ 0,
     13457              /*128:out  */ 0,
     13458              /*256:out  */ -1 },
     13459          { { /*src1     */ { FP32_V(0, 0x7fe801, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V3 } },
     13460            { /*unused   */ { FP32_RAND_V4(1),                              FP32_RAND_x7_V4 } },
     13461            { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V4 } },
     13462              /*mxcsr:in */ X86_MXCSR_RC_UP,
     13463              /*128:out  */ X86_MXCSR_RC_UP,
     13464              /*256:out  */ -1 },
     13465          { { /*src1     */ { FP32_V(0, 0x7fe801, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V2 } },
     13466            { /*unused   */ { FP32_RAND_V3(1),                              FP32_RAND_x7_V6 } },
     13467            { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V6 } },
     13468              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
     13469              /*128:out  */ X86_MXCSR_RC_ZERO,
     13470              /*256:out  */ -1 },
     13471          { { /*src1     */ { FP32_V(0, 0x7fe801, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V1 } },
     13472            { /*unused   */ { FP32_RAND_V2(1),                              FP32_RAND_x7_V0 } },
     13473            { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V0 } },
     13474              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
     13475              /*128:out  */ X86_MXCSR_RC_DOWN,
     13476              /*256:out  */ -1 },
     13477          { { /*src1     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_RAND_x7_V1 } },
     13478            { /*unused   */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
     13479            { /* =>      */ { FP32_V(0, 1343488, 106),              FP32_RAND_x7_V3 } },
     13480              /*mxcsr:in */ 0,
     13481              /*128:out  */ 0,
     13482              /*256:out  */ -1 },
     13483          { { /*src1     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_RAND_x7_V1 } },
     13484            { /*unused   */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
     13485            { /* =>      */ { FP32_V(0, 1343488, 106),              FP32_RAND_x7_V3 } },
     13486              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
     13487              /*128:out  */ X86_MXCSR_RC_DOWN,
     13488              /*256:out  */ -1 },
     13489          { { /*src1     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_RAND_x7_V1 } },
     13490            { /*unused   */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
     13491            { /* =>      */ { FP32_V(0, 1343488, 106),              FP32_RAND_x7_V3 } },
     13492              /*mxcsr:in */ X86_MXCSR_RC_UP,
     13493              /*128:out  */ X86_MXCSR_RC_UP,
     13494              /*256:out  */ -1 },
     13495          { { /*src1     */ { FP32_V(0, 0x1ea980, 0x8f)/*81235*/, FP32_RAND_x7_V1 } },
     13496            { /*unused   */ { FP32_RAND_V2(0),                    FP32_RAND_x7_V3 } },
     13497            { /* =>      */ { FP32_V(0, 5146624, 110),            FP32_RAND_x7_V3 } },
     13498              /*mxcsr:in */ 0,
     13499              /*128:out  */ 0,
     13500              /*256:out  */ -1 },
     13501          { { /*src1     */ { FP32_V(0, 0x253468, 0x93)/*1353357*/, FP32_RAND_x7_V2 } },
     13502            { /*unused   */ { FP32_RAND_V3(0),                      FP32_RAND_x7_V0 } },
     13503            { /* =>      */ { FP32_V(0, 4610048, 106),              FP32_RAND_x7_V0 } },
     13504              /*mxcsr:in */ 0,
     13505              /*128:out  */ 0,
     13506              /*256:out  */ -1 },
     13507          { { /*src1     */ { FP32_V(0, 0x620b2d, 0x92)/*925874.8*/, FP32_RAND_x7_V4 } },
     13508            { /*unused   */ { FP32_RAND_V2(0),                       FP32_RAND_x7_V3 } },
     13509            { /* =>      */ { FP32_V(0, 1112064, 107),               FP32_RAND_x7_V3 } },
     13510              /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
     13511              /*128:out  */ X86_MXCSR_XCPT_MASK,
     13512              /*256:out  */ -1 },
     13513          { { /*src1     */ { FP32_V(0, 0x620b2d, 0x92)/*925874.8*/, FP32_RAND_x7_V4 } },
     13514            { /*unused   */ { FP32_RAND_V2(0),                       FP32_RAND_x7_V3 } },
     13515            { /* =>      */ { FP32_V(0, 1112064, 107),               FP32_RAND_x7_V3 } },
     13516              /*mxcsr:in */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
     13517              /*128:out  */ X86_MXCSR_XCPT_MASK | X86_MXCSR_RC_ZERO,
     13518              /*256:out  */ -1 },
     13519          { { /*src1     */ { FP32_V(0, 0x600000, 0x7e)/*0.875*/, FP32_RAND_x7_V4 } },
     13520            { /*unused   */ { FP32_RAND_V3(0),                    FP32_RAND_x7_V0 } },
     13521            { /* =>      */ { FP32_V(0, 1196032, 127),            FP32_RAND_x7_V0 } },
     13522              /*mxcsr:in */ 0,
     13523              /*128:out  */ 0,
     13524              /*256:out  */ -1 },
     13525          { { /*src1     */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_RAND_x7_V2 } },
     13526            { /*unused   */ { FP32_RAND_V1(0),                        FP32_RAND_x7_V3 } },
     13527            { /* =>      */ { FP32_V(0, 2293760, 125),                FP32_RAND_x7_V3 } },
     13528              /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
     13529              /*128:out  */ X86_MXCSR_XCPT_MASK,
     13530              /*256:out  */ -1 },
     13531          { { /*src1     */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_RAND_x7_V2 } },
     13532            { /*unused   */ { FP32_RAND_V1(0),                        FP32_RAND_x7_V3 } },
     13533            { /* =>      */ { FP32_V(0, 2293760, 125),                FP32_RAND_x7_V3 } },
     13534              /*mxcsr:in */ X86_MXCSR_RC_UP,
     13535              /*128:out  */ X86_MXCSR_RC_UP,
     13536              /*256:out  */ -1 },
     13537          { { /*src1     */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_RAND_x7_V2 } },
     13538            { /*unused   */ { FP32_RAND_V1(0),                        FP32_RAND_x7_V0 } },
     13539            { /* =>      */ { FP32_V(0, 2293760, 125),                FP32_RAND_x7_V0 } },
     13540              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
     13541              /*128:out  */ X86_MXCSR_RC_DOWN,
     13542              /*256:out  */ -1 },
     13543          { { /*src1     */ { FP32_V(1, 0, 0x7d)/*-0.250*/, FP32_RAND_x7_V6 } },
     13544            { /*unused   */ { FP32_RAND_V6(0),              FP32_RAND_x7_V1 } },
     13545            { /* =>      */ { FP32_V(1, 8384512, 128),      FP32_RAND_x7_V1 } },
     13546              /*mxcsr:in */ 0,
     13547              /*128:out  */ 0,
     13548              /*256:out  */ -1 },
     13549          { { /*src1     */ { FP32_V(1, 0, 0x7d)/*-0.250*/, FP32_RAND_x7_V6 } },
     13550            { /*unused   */ { FP32_RAND_V3(1),              FP32_RAND_x7_V1 } },
     13551            { /* =>      */ { FP32_V(1, 8384512, 128),      FP32_RAND_x7_V1 } },
     13552              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
     13553              /*128:out  */ X86_MXCSR_RC_DOWN,
     13554              /*256:out  */ -1 },
     13555          { { /*src1     */ { FP32_V(1, 0x534000, 0x86)/*-211.25*/, FP32_RAND_x7_V2 } },
     13556            { /*unused   */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
     13557            { /* =>      */ { FP32_V(1, 1775616, 119),              FP32_RAND_x7_V3 } },
     13558              /*mxcsr:in */ 0,
     13559              /*128:out  */ 0,
     13560              /*256:out  */ -1 },
     13561          { { /*src1     */ { FP32_V(1, 0x534000, 0x86)/*-211.25*/, FP32_RAND_x7_V2 } },
     13562            { /*unused   */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
     13563            { /* =>      */ { FP32_V(1, 1775616, 119),              FP32_RAND_x7_V3 } },
     13564              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
     13565              /*128:out  */ X86_MXCSR_RC_ZERO,
     13566              /*256:out  */ -1 },
    1334213567    };
    1334313568
Note: See TracChangeset for help on using the changeset viewer.

© 2024 Oracle Support Privacy / Do Not Sell My Info Terms of Use Trademark Policy Automated Access Etiquette