VirtualBox

Changeset 106301 in vbox


Ignore:
Timestamp:
Oct 14, 2024 8:21:34 AM (7 weeks ago)
Author:
vboxsync
Message:

ValidationKit/bootsectors: bugref:10658 SIMD FP testcase: [v]rcpss.

File:
1 edited

Legend:

Unmodified
Added
Removed

  • trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32

    r106300 r106301  
    1356813568              /*128:out  */ X86_MXCSR_RC_ZERO,
    1356913569              /*256:out  */ -1 },
     13570   /*
     13571    * Denormals.
     13572    */
     13573    /*15*/{ { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V7 } },
     13574            { /*unused   */ { FP32_RAND_V7(1),    FP32_RAND_x7_V1 } },
     13575            { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V1 } },
     13576              /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
     13577              /*128:out  */ X86_MXCSR_XCPT_MASK,
     13578              /*256:out  */ -1 },
     13579          { { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V7 } },
     13580            { /*unused   */ { FP32_RAND_V7(1),    FP32_RAND_x7_V1 } },
     13581            { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V1 } },
     13582              /*mxcsr:in */ X86_MXCSR_RC_UP,
     13583              /*128:out  */ X86_MXCSR_RC_UP,
     13584              /*256:out  */ -1 },
     13585          { { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V7 } },
     13586            { /*unused   */ { FP32_RAND_V7(1),    FP32_RAND_x7_V1 } },
     13587            { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V1 } },
     13588              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
     13589              /*128:out  */ X86_MXCSR_RC_DOWN,
     13590              /*256:out  */ -1 },
     13591          { { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V7 } },
     13592            { /*unused   */ { FP32_RAND_V7(1),    FP32_RAND_x7_V1 } },
     13593            { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V1 } },
     13594              /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
     13595              /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
     13596              /*256:out  */ -1 },
     13597          { { /*src1     */ { FP32_DENORM_MAX(1), FP32_RAND_x7_V6 } },
     13598            { /*unused   */ { FP32_RAND_V6(0),    FP32_RAND_x7_V7 } },
     13599            { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V7 } },
     13600              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
     13601              /*128:out  */ X86_MXCSR_RC_DOWN,
     13602              /*256:out  */ -1 },
     13603          { { /*src1     */ { FP32_DENORM_MAX(1), FP32_RAND_x7_V6 } },
     13604            { /*unused   */ { FP32_RAND_V6(0),    FP32_RAND_x7_V7 } },
     13605            { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V7 } },
     13606              /*mxcsr:in */ X86_MXCSR_RC_UP,
     13607              /*128:out  */ X86_MXCSR_RC_UP,
     13608              /*256:out  */ -1 },
     13609          { { /*src1     */ { FP32_DENORM_MAX(1), FP32_RAND_x7_V6 } },
     13610            { /*unused   */ { FP32_RAND_V6(0),    FP32_RAND_x7_V7 } },
     13611            { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V7 } },
     13612              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
     13613              /*128:out  */ X86_MXCSR_RC_ZERO,
     13614              /*256:out  */ -1 },
     13615          { { /*src1     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V5 } },
     13616            { /*unused   */ { FP32_RAND_V5(0),    FP32_RAND_x7_V6 } },
     13617            { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V6 } },
     13618              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
     13619              /*128:out  */ X86_MXCSR_RC_ZERO,
     13620              /*256:out  */ -1 },
     13621          { { /*src1     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V4 } },
     13622            { /*unused   */ { FP32_RAND_V4(1),    FP32_RAND_x7_V5 } },
     13623            { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V5 } },
     13624              /*mxcsr:in */ X86_MXCSR_RC_UP | X86_MXCSR_FZ,
     13625              /*128:out  */ X86_MXCSR_RC_UP | X86_MXCSR_FZ,
     13626              /*256:out  */ -1 },
     13627          { { /*src1     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V5 } },
     13628            { /*unused   */ { FP32_RAND_V3(0),    FP32_RAND_x7_V2 } },
     13629            { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V2 } },
     13630              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
     13631              /*128:out  */ X86_MXCSR_RC_ZERO,
     13632              /*256:out  */ -1 },
     13633          { { /*src1     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V5 } },
     13634            { /*unused   */ { FP32_RAND_V3(0),    FP32_RAND_x7_V2 } },
     13635            { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V2 } },
     13636              /*mxcsr:in */ X86_MXCSR_RC_UP,
     13637              /*128:out  */ X86_MXCSR_RC_UP,
     13638              /*256:out  */ -1 },
     13639          { { /*src1     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V5 } },
     13640            { /*unused   */ { FP32_RAND_V3(0),    FP32_RAND_x7_V2 } },
     13641            { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V2 } },
     13642              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
     13643              /*128:out  */ X86_MXCSR_RC_DOWN,
     13644              /*256:out  */ -1 },
     13645          { { /*src1     */ { FP32_DENORM_V0(0), FP32_RAND_x7_V3 } },
     13646            { /*unused   */ { FP32_RAND_V3(1),   FP32_RAND_x7_V4 } },
     13647            { /* =>      */ { FP32_INF(0),       FP32_RAND_x7_V4 } },
     13648              /*mxcsr:in */ X86_MXCSR_RC_UP,
     13649              /*128:out  */ X86_MXCSR_RC_UP,
     13650              /*256:out  */ -1 },
     13651          { { /*src1     */ { FP32_DENORM_V0(1), FP32_RAND_x7_V2 } },
     13652            { /*unused   */ { FP32_RAND_V2(1),   FP32_RAND_x7_V3 } },
     13653            { /* =>      */ { FP32_INF(1),       FP32_RAND_x7_V3 } },
     13654              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
     13655              /*128:out  */ X86_MXCSR_RC_ZERO,
     13656              /*256:out  */ -1 },
     13657          { { /*src1     */ { FP32_DENORM_V7(1), FP32_RAND_x7_V1 } },
     13658            { /*unused   */ { FP32_RAND_V1(0),   FP32_RAND_x7_V2 } },
     13659            { /* =>      */ { FP32_INF(1),       FP32_RAND_x7_V2 } },
     13660              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
     13661              /*128:out  */ X86_MXCSR_RC_DOWN,
     13662              /*256:out  */ -1 },
     13663          { { /*src1     */ { FP32_DENORM_V7(1), FP32_RAND_x7_V1 } },
     13664            { /*unused   */ { FP32_RAND_V1(0),   FP32_RAND_x7_V2 } },
     13665            { /* =>      */ { FP32_INF(1),       FP32_RAND_x7_V2 } },
     13666              /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
     13667              /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
     13668              /*256:out  */ -1 },
     13669          { { /*src1     */ { FP32_DENORM_V7(1), FP32_RAND_x7_V0 } },
     13670            { /*unused   */ { FP32_RAND_V0(0),   FP32_RAND_x7_V1 } },
     13671            { /* =>      */ { FP32_INF(1),       FP32_RAND_x7_V1 } },
     13672              /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_DAZ,
     13673              /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_DAZ,
     13674              /*256:out  */ -1 },
     13675          { { /*src1     */ { FP32_DENORM_V5(0), FP32_RAND_x7_V4 } },
     13676            { /*unused   */ { FP32_RAND_V0(0),   FP32_RAND_x7_V3 } },
     13677            { /* =>      */ { FP32_INF(0),       FP32_RAND_x7_V3 } },
     13678              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
     13679              /*128:out  */ X86_MXCSR_RC_ZERO,
     13680              /*256:out  */ -1 },
     13681          { { /*src1     */ { FP32_DENORM_V5(0), FP32_RAND_x7_V4 } },
     13682            { /*unused   */ { FP32_RAND_V0(0),   FP32_RAND_x7_V2 } },
     13683            { /* =>      */ { FP32_INF(0),       FP32_RAND_x7_V2 } },
     13684              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
     13685              /*128:out  */ X86_MXCSR_RC_DOWN,
     13686              /*256:out  */ -1 },
    1357013687    };
    1357113688
Note: See TracChangeset for help on using the changeset viewer.

© 2024 Oracle Support Privacy / Do Not Sell My Info Terms of Use Trademark Policy Automated Access Etiquette