Index: /trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4-template.mac
===================================================================
--- /trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4-template.mac	(revision 106329)
+++ /trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4-template.mac	(revision 106330)
@@ -661,4 +661,13 @@
 EMIT_INSTR_PLUS_ICEBP_C64   vrcpss, XMM13, XMM14, FSxBX
 
+EMIT_INSTR_PLUS_ICEBP       rcpss,  XMM1, XMM1
+EMIT_INSTR_PLUS_ICEBP       vrcpss, XMM1, XMM1, XMM1
+EMIT_INSTR_PLUS_ICEBP       vrcpss, XMM1, XMM1, XMM2
+EMIT_INSTR_PLUS_ICEBP       vrcpss, XMM1, XMM2, XMM2
+EMIT_INSTR_PLUS_ICEBP       vrcpss, XMM1, XMM1, FSxBX
+EMIT_INSTR_PLUS_ICEBP_C64   vrcpss, XMM15, XMM15, XMM15
+EMIT_INSTR_PLUS_ICEBP_C64   vrcpss, XMM15, XMM15, XMM13
+EMIT_INSTR_PLUS_ICEBP_C64   vrcpss, XMM13, XMM14, XMM14
+
 ;
 ;; [v]sqrtps
Index: /trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32
===================================================================
--- /trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32	(revision 106329)
+++ /trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32	(revision 106330)
@@ -2302,5 +2302,5 @@
 #ifdef DEBUG_ramshankar
 # undef  BS3_SKIPIT_AVG_SKIP
-# define BS3_SKIPIT_AVG_SKIP         80
+# define BS3_SKIPIT_AVG_SKIP         66
 #endif
 
@@ -13290,5 +13290,5 @@
      */
     /* 6*/{ { /*src1     */ { FP32_INF(0),     FP32_RAND_x7_V1 } },
-            { /*unused   */ { FP32_RAND_V2(0), FP32_RAND_x7_V0 } },
+            { /*src2     */ { FP32_RAND_V2(0), FP32_RAND_x7_V0 } },
             { /* =>      */ { FP32_0(0),       FP32_RAND_x7_V0 } },
               /*mxcsr:in */ 0,
@@ -13296,5 +13296,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_INF(0),     FP32_RAND_x7_V3 } },
-            { /*unused   */ { FP32_RAND_V2(0), FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V2(0), FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_0(0),       FP32_RAND_x7_V1 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13302,5 +13302,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_INF(0),     FP32_RAND_x7_V5 } },
-            { /*unused   */ { FP32_RAND_V2(0), FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V2(0), FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_0(0),       FP32_RAND_x7_V3 } },
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
@@ -13308,5 +13308,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_INF(0),     FP32_RAND_x7_V6 } },
-            { /*unused   */ { FP32_RAND_V2(0), FP32_RAND_x7_V0 } },
+            { /*src2     */ { FP32_RAND_V2(0), FP32_RAND_x7_V0 } },
             { /* =>      */ { FP32_0(0),       FP32_RAND_x7_V0 } },
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
@@ -13314,5 +13314,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_INF(1),     FP32_RAND_x7_V6 } },
-            { /*unused   */ { FP32_RAND_V2(0), FP32_RAND_x7_V2 } },
+            { /*src2     */ { FP32_RAND_V2(0), FP32_RAND_x7_V2 } },
             { /* =>      */ { FP32_0(1),       FP32_RAND_x7_V2 } },
               /*mxcsr:in */ X86_MXCSR_FZ,
@@ -13320,5 +13320,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_INF(1),     FP32_RAND_x7_V5 } },
-            { /*unused   */ { FP32_RAND_V2(0), FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V2(0), FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_0(1),       FP32_RAND_x7_V1 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13326,5 +13326,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_INF(1),     FP32_RAND_x7_V6 } },
-            { /*unused   */ { FP32_RAND_V3(0), FP32_RAND_x7_V2 } },
+            { /*src2     */ { FP32_RAND_V3(0), FP32_RAND_x7_V2 } },
             { /* =>      */ { FP32_0(1),       FP32_RAND_x7_V2 } },
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_DOWN,
@@ -13332,5 +13332,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_INF(1),     FP32_RAND_x7_V3 } },
-            { /*unused   */ { FP32_RAND_V4(0), FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V4(0), FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_0(1),       FP32_RAND_x7_V1 } },
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_RC_UP,
@@ -13338,5 +13338,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_INF(1),     FP32_RAND_x7_V6 } },
-            { /*unused   */ { FP32_RAND_V5(0), FP32_RAND_x7_V0 } },
+            { /*src2     */ { FP32_RAND_V5(0), FP32_RAND_x7_V0 } },
             { /* =>      */ { FP32_0(1),       FP32_RAND_x7_V0 } },
               /*mxcsr:in */ X86_MXCSR_FZ,
@@ -13347,5 +13347,5 @@
      */
     /*15*/{ { /*src1     */ { FP32_1(0),                                    FP32_RAND_x7_V3 } },
-            { /*unused   */ { FP32_RAND_V3(0),                              FP32_RAND_x7_V2 } },
+            { /*src2     */ { FP32_RAND_V3(0),                              FP32_RAND_x7_V2 } },
             { /* =>      */ { FP32_V(0, 0x7ff000, RTFLOAT32U_EXP_BIAS - 1), FP32_RAND_x7_V2 } },
               /*mxcsr:in */ 0,
@@ -13353,5 +13353,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_1(0),                                    FP32_RAND_x7_V3 } },
-            { /*unused   */ { FP32_RAND_V2(0),                              FP32_RAND_x7_V0 } },
+            { /*src2     */ { FP32_RAND_V2(0),                              FP32_RAND_x7_V0 } },
             { /* =>      */ { FP32_V(0, 0x7ff000, RTFLOAT32U_EXP_BIAS - 1), FP32_RAND_x7_V0 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13359,5 +13359,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_1(0),                                    FP32_RAND_x7_V3 } },
-            { /*unused   */ { FP32_RAND_V2(0),                              FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V2(0),                              FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_V(0, 0x7ff000, RTFLOAT32U_EXP_BIAS - 1), FP32_RAND_x7_V1 } },
               /*mxcsr:in */ X86_MXCSR_RC_UP,
@@ -13365,5 +13365,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_1(0),                                    FP32_RAND_x7_V2 } },
-            { /*unused   */ { FP32_RAND_V1(0),                              FP32_RAND_x7_V6 } },
+            { /*src2     */ { FP32_RAND_V1(0),                              FP32_RAND_x7_V6 } },
             { /* =>      */ { FP32_V(0, 0x7ff000, RTFLOAT32U_EXP_BIAS - 1), FP32_RAND_x7_V6 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13371,5 +13371,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x7fe800, RTFLOAT32U_EXP_BIAS - 2), FP32_RAND_x7_V2 } },
-            { /*unused   */ { FP32_RAND_V2(0),                              FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V2(0),                              FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_V(0, 4096, RTFLOAT32U_EXP_BIAS + 1),     FP32_RAND_x7_V1 } },
               /*mxcsr:in */ 0,
@@ -13377,5 +13377,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0xc01, RTFLOAT32U_EXP_BIAS - 1),                   FP32_RAND_x7_V5 } },
-            { /*unused   */ { FP32_RAND_V2(0),                                             FP32_RAND_x7_V4 } },
+            { /*src2     */ { FP32_RAND_V2(0),                                             FP32_RAND_x7_V4 } },
             { /* =>      */ { FP32_V(0, FP32_FRAC_DENORM_MAX - 4095, RTFLOAT32U_EXP_BIAS), FP32_RAND_x7_V4 } },
               /*mxcsr:in */ 0,
@@ -13383,5 +13383,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x7fe800, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V5 } },
-            { /*unused   */ { FP32_RAND_V1(1),                              FP32_RAND_x7_V6 } },
+            { /*src2     */ { FP32_RAND_V1(1),                              FP32_RAND_x7_V6 } },
             { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V6 } },
               /*mxcsr:in */ 0,
@@ -13389,5 +13389,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x7fe800, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V5 } },
-            { /*unused   */ { FP32_RAND_V1(1),                              FP32_RAND_x7_V6 } },
+            { /*src2     */ { FP32_RAND_V1(1),                              FP32_RAND_x7_V6 } },
             { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V6 } },
               /*mxcsr:in */ X86_MXCSR_RC_UP,
@@ -13395,5 +13395,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x7fe800, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V5 } },
-            { /*unused   */ { FP32_RAND_V1(1),                              FP32_RAND_x7_V6 } },
+            { /*src2     */ { FP32_RAND_V1(1),                              FP32_RAND_x7_V6 } },
             { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V6 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13401,5 +13401,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0xc01, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V1 } },
-            { /*unused   */ { FP32_RAND_V2(1),                           FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V2(1),                           FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V1 } },
               /*mxcsr:in */ 0,
@@ -13407,5 +13407,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0xc01, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V1 } },
-            { /*unused   */ { FP32_RAND_V2(1),                           FP32_RAND_x7_V6 } },
+            { /*src2     */ { FP32_RAND_V2(1),                           FP32_RAND_x7_V6 } },
             { /* =>      */ { FP32_V(0, 0x7ff000, 1),                    FP32_RAND_x7_V6 } },
               /*mxcsr:in */ 0,
@@ -13413,5 +13413,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0xc00, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V0 } },
-            { /*unused   */ { FP32_RAND_V1(1),                           FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V1(1),                           FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V3 } },
               /*mxcsr:in */ 0,
@@ -13419,5 +13419,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0xc00, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V0 } },
-            { /*unused   */ { FP32_RAND_V2(1),                           FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V2(1),                           FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V1 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13425,5 +13425,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0xc00, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V2 } },
-            { /*unused   */ { FP32_RAND_V4(1),                           FP32_RAND_x7_V4 } },
+            { /*src2     */ { FP32_RAND_V4(1),                           FP32_RAND_x7_V4 } },
             { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V4 } },
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
@@ -13431,5 +13431,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0xc02, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V3 } },
-            { /*unused   */ { FP32_RAND_V6(1),                           FP32_RAND_x7_V5 } },
+            { /*src2     */ { FP32_RAND_V6(1),                           FP32_RAND_x7_V5 } },
             { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V5 } },
               /*mxcsr:in */ 0,
@@ -13437,5 +13437,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0xc02, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V1 } },
-            { /*unused   */ { FP32_RAND_V2(0),                           FP32_RAND_x7_V2 } },
+            { /*src2     */ { FP32_RAND_V2(0),                           FP32_RAND_x7_V2 } },
             { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V2 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13443,5 +13443,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0xc02, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V0 } },
-            { /*unused   */ { FP32_RAND_V3(1),                           FP32_RAND_x7_V6 } },
+            { /*src2     */ { FP32_RAND_V3(1),                           FP32_RAND_x7_V6 } },
             { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V6 } },
               /*mxcsr:in */ X86_MXCSR_RC_UP,
@@ -13449,5 +13449,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0xc02, RTFLOAT32U_EXP_MAX  - 2), FP32_RAND_x7_V3 } },
-            { /*unused   */ { FP32_RAND_V5(1),                           FP32_RAND_x7_V5 } },
+            { /*src2     */ { FP32_RAND_V5(1),                           FP32_RAND_x7_V5 } },
             { /* =>      */ { FP32_0(0),                                 FP32_RAND_x7_V5 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13455,5 +13455,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x7fe801, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V7 } },
-            { /*unused   */ { FP32_RAND_V7(1),                              FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V7(1),                              FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V3 } },
               /*mxcsr:in */ 0,
@@ -13461,5 +13461,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x7fe801, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V3 } },
-            { /*unused   */ { FP32_RAND_V4(1),                              FP32_RAND_x7_V4 } },
+            { /*src2     */ { FP32_RAND_V4(1),                              FP32_RAND_x7_V4 } },
             { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V4 } },
               /*mxcsr:in */ X86_MXCSR_RC_UP,
@@ -13467,5 +13467,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x7fe801, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V2 } },
-            { /*unused   */ { FP32_RAND_V3(1),                              FP32_RAND_x7_V6 } },
+            { /*src2     */ { FP32_RAND_V3(1),                              FP32_RAND_x7_V6 } },
             { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V6 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13473,5 +13473,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x7fe801, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V1 } },
-            { /*unused   */ { FP32_RAND_V2(1),                              FP32_RAND_x7_V0 } },
+            { /*src2     */ { FP32_RAND_V2(1),                              FP32_RAND_x7_V0 } },
             { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V0 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13479,5 +13479,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_RAND_x7_V1 } },
-            { /*unused   */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_V(0, 1343488, 106),              FP32_RAND_x7_V3 } },
               /*mxcsr:in */ 0,
@@ -13485,5 +13485,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_RAND_x7_V1 } },
-            { /*unused   */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_V(0, 1343488, 106),              FP32_RAND_x7_V3 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13491,5 +13491,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_RAND_x7_V1 } },
-            { /*unused   */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_V(0, 1343488, 106),              FP32_RAND_x7_V3 } },
               /*mxcsr:in */ X86_MXCSR_RC_UP,
@@ -13497,5 +13497,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x1ea980, 0x8f)/*81235*/, FP32_RAND_x7_V1 } },
-            { /*unused   */ { FP32_RAND_V2(0),                    FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V2(0),                    FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_V(0, 5146624, 110),            FP32_RAND_x7_V3 } },
               /*mxcsr:in */ 0,
@@ -13503,5 +13503,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x253468, 0x93)/*1353357*/, FP32_RAND_x7_V2 } },
-            { /*unused   */ { FP32_RAND_V3(0),                      FP32_RAND_x7_V0 } },
+            { /*src2     */ { FP32_RAND_V3(0),                      FP32_RAND_x7_V0 } },
             { /* =>      */ { FP32_V(0, 4610048, 106),              FP32_RAND_x7_V0 } },
               /*mxcsr:in */ 0,
@@ -13509,5 +13509,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x620b2d, 0x92)/*925874.8*/, FP32_RAND_x7_V4 } },
-            { /*unused   */ { FP32_RAND_V2(0),                       FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V2(0),                       FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_V(0, 1112064, 107),               FP32_RAND_x7_V3 } },
               /*mxcsr:in */ 0,
@@ -13515,5 +13515,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x620b2d, 0x92)/*925874.8*/, FP32_RAND_x7_V4 } },
-            { /*unused   */ { FP32_RAND_V2(0),                       FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V2(0),                       FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_V(0, 1112064, 107),               FP32_RAND_x7_V3 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13521,5 +13521,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x600000, 0x7e)/*0.875*/, FP32_RAND_x7_V4 } },
-            { /*unused   */ { FP32_RAND_V3(0),                    FP32_RAND_x7_V0 } },
+            { /*src2     */ { FP32_RAND_V3(0),                    FP32_RAND_x7_V0 } },
             { /* =>      */ { FP32_V(0, 1196032, 127),            FP32_RAND_x7_V0 } },
               /*mxcsr:in */ 0,
@@ -13527,5 +13527,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_RAND_x7_V2 } },
-            { /*unused   */ { FP32_RAND_V1(0),                        FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V1(0),                        FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_V(0, 2293760, 125),                FP32_RAND_x7_V3 } },
               /*mxcsr:in */ 0,
@@ -13533,5 +13533,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_RAND_x7_V2 } },
-            { /*unused   */ { FP32_RAND_V1(0),                        FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V1(0),                        FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_V(0, 2293760, 125),                FP32_RAND_x7_V3 } },
               /*mxcsr:in */ X86_MXCSR_RC_UP,
@@ -13539,5 +13539,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_RAND_x7_V2 } },
-            { /*unused   */ { FP32_RAND_V1(0),                        FP32_RAND_x7_V0 } },
+            { /*src2     */ { FP32_RAND_V1(0),                        FP32_RAND_x7_V0 } },
             { /* =>      */ { FP32_V(0, 2293760, 125),                FP32_RAND_x7_V0 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13545,5 +13545,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(1, 0, 0x7d)/*-0.250*/, FP32_RAND_x7_V6 } },
-            { /*unused   */ { FP32_RAND_V6(0),              FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V6(0),              FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_V(1, 8384512, 128),      FP32_RAND_x7_V1 } },
               /*mxcsr:in */ 0,
@@ -13551,5 +13551,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(1, 0, 0x7d)/*-0.250*/, FP32_RAND_x7_V6 } },
-            { /*unused   */ { FP32_RAND_V3(1),              FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V3(1),              FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_V(1, 8384512, 128),      FP32_RAND_x7_V1 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13557,5 +13557,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(1, 0x534000, 0x86)/*-211.25*/, FP32_RAND_x7_V2 } },
-            { /*unused   */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_V(1, 1775616, 119),              FP32_RAND_x7_V3 } },
               /*mxcsr:in */ 0,
@@ -13563,5 +13563,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_V(1, 0x534000, 0x86)/*-211.25*/, FP32_RAND_x7_V2 } },
-            { /*unused   */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V3(1),                      FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_V(1, 1775616, 119),              FP32_RAND_x7_V3 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13572,5 +13572,5 @@
     */
     /*15*/{ { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V7 } },
-            { /*unused   */ { FP32_RAND_V7(1),    FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V7(1),    FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V1 } },
               /*mxcsr:in */ X86_MXCSR_XCPT_MASK,
@@ -13578,5 +13578,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V7 } },
-            { /*unused   */ { FP32_RAND_V7(1),    FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V7(1),    FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V1 } },
               /*mxcsr:in */ X86_MXCSR_RC_UP,
@@ -13584,5 +13584,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V7 } },
-            { /*unused   */ { FP32_RAND_V7(1),    FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V7(1),    FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V1 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13590,5 +13590,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V7 } },
-            { /*unused   */ { FP32_RAND_V7(1),    FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V7(1),    FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V1 } },
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_ZERO,
@@ -13596,5 +13596,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_MAX(1), FP32_RAND_x7_V6 } },
-            { /*unused   */ { FP32_RAND_V6(0),    FP32_RAND_x7_V7 } },
+            { /*src2     */ { FP32_RAND_V6(0),    FP32_RAND_x7_V7 } },
             { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V7 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13602,5 +13602,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_MAX(1), FP32_RAND_x7_V6 } },
-            { /*unused   */ { FP32_RAND_V6(0),    FP32_RAND_x7_V7 } },
+            { /*src2     */ { FP32_RAND_V6(0),    FP32_RAND_x7_V7 } },
             { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V7 } },
               /*mxcsr:in */ X86_MXCSR_RC_UP,
@@ -13608,5 +13608,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_MAX(1), FP32_RAND_x7_V6 } },
-            { /*unused   */ { FP32_RAND_V6(0),    FP32_RAND_x7_V7 } },
+            { /*src2     */ { FP32_RAND_V6(0),    FP32_RAND_x7_V7 } },
             { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V7 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13614,5 +13614,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V5 } },
-            { /*unused   */ { FP32_RAND_V5(0),    FP32_RAND_x7_V6 } },
+            { /*src2     */ { FP32_RAND_V5(0),    FP32_RAND_x7_V6 } },
             { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V6 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13620,5 +13620,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V4 } },
-            { /*unused   */ { FP32_RAND_V4(1),    FP32_RAND_x7_V5 } },
+            { /*src2     */ { FP32_RAND_V4(1),    FP32_RAND_x7_V5 } },
             { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V5 } },
               /*mxcsr:in */ X86_MXCSR_RC_UP | X86_MXCSR_FZ,
@@ -13626,5 +13626,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V5 } },
-            { /*unused   */ { FP32_RAND_V3(0),    FP32_RAND_x7_V2 } },
+            { /*src2     */ { FP32_RAND_V3(0),    FP32_RAND_x7_V2 } },
             { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V2 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13632,5 +13632,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V5 } },
-            { /*unused   */ { FP32_RAND_V3(0),    FP32_RAND_x7_V2 } },
+            { /*src2     */ { FP32_RAND_V3(0),    FP32_RAND_x7_V2 } },
             { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V2 } },
               /*mxcsr:in */ X86_MXCSR_RC_UP,
@@ -13638,5 +13638,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V5 } },
-            { /*unused   */ { FP32_RAND_V3(0),    FP32_RAND_x7_V2 } },
+            { /*src2     */ { FP32_RAND_V3(0),    FP32_RAND_x7_V2 } },
             { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V2 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13644,5 +13644,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_V0(0), FP32_RAND_x7_V3 } },
-            { /*unused   */ { FP32_RAND_V3(1),   FP32_RAND_x7_V4 } },
+            { /*src2     */ { FP32_RAND_V3(1),   FP32_RAND_x7_V4 } },
             { /* =>      */ { FP32_INF(0),       FP32_RAND_x7_V4 } },
               /*mxcsr:in */ X86_MXCSR_RC_UP,
@@ -13650,5 +13650,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_V0(1), FP32_RAND_x7_V2 } },
-            { /*unused   */ { FP32_RAND_V2(1),   FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V2(1),   FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_INF(1),       FP32_RAND_x7_V3 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13656,5 +13656,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_V7(1), FP32_RAND_x7_V1 } },
-            { /*unused   */ { FP32_RAND_V1(0),   FP32_RAND_x7_V2 } },
+            { /*src2     */ { FP32_RAND_V1(0),   FP32_RAND_x7_V2 } },
             { /* =>      */ { FP32_INF(1),       FP32_RAND_x7_V2 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13662,5 +13662,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_V7(1), FP32_RAND_x7_V1 } },
-            { /*unused   */ { FP32_RAND_V1(0),   FP32_RAND_x7_V2 } },
+            { /*src2     */ { FP32_RAND_V1(0),   FP32_RAND_x7_V2 } },
             { /* =>      */ { FP32_INF(1),       FP32_RAND_x7_V2 } },
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
@@ -13668,5 +13668,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_V7(1), FP32_RAND_x7_V0 } },
-            { /*unused   */ { FP32_RAND_V0(0),   FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V0(0),   FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_INF(1),       FP32_RAND_x7_V1 } },
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_DAZ,
@@ -13674,5 +13674,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_V5(0), FP32_RAND_x7_V4 } },
-            { /*unused   */ { FP32_RAND_V0(0),   FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V0(0),   FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_INF(0),       FP32_RAND_x7_V3 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13680,5 +13680,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_DENORM_V5(0), FP32_RAND_x7_V4 } },
-            { /*unused   */ { FP32_RAND_V0(0),   FP32_RAND_x7_V2 } },
+            { /*src2     */ { FP32_RAND_V0(0),   FP32_RAND_x7_V2 } },
             { /* =>      */ { FP32_INF(0),       FP32_RAND_x7_V2 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13688,6 +13688,6 @@
      * Invalids.
      */
-    /*23*/{ { /*src1     */ { FP32_SNAN(0),      FP32_RAND_x7_V7 } },
-            { /*unused   */ { FP32_RAND_V0(0),   FP32_RAND_x7_V0 } },
+    /*34*/{ { /*src1     */ { FP32_SNAN(0),      FP32_RAND_x7_V7 } },
+            { /*src2     */ { FP32_RAND_V0(0),   FP32_RAND_x7_V0 } },
             { /* =>      */ { FP32_QNAN_V(0, 1), FP32_RAND_x7_V0 } },
               /*mxcsr:in */ 0,
@@ -13695,5 +13695,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_SNAN(0),      FP32_RAND_x7_V6 } },
-            { /*unused   */ { FP32_RAND_V1(0),   FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V1(0),   FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_QNAN_V(0, 1), FP32_RAND_x7_V1 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13701,5 +13701,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_SNAN(0),      FP32_RAND_x7_V5 } },
-            { /*unused   */ { FP32_RAND_V2(0),   FP32_RAND_x7_V2 } },
+            { /*src2     */ { FP32_RAND_V2(0),   FP32_RAND_x7_V2 } },
             { /* =>      */ { FP32_QNAN_V(0, 1), FP32_RAND_x7_V2 } },
               /*mxcsr:in */ X86_MXCSR_RC_UP,
@@ -13707,5 +13707,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_SNAN(0),      FP32_RAND_x7_V4 } },
-            { /*unused   */ { FP32_RAND_V3(0),   FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V3(0),   FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_QNAN_V(0, 1), FP32_RAND_x7_V3 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13713,5 +13713,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_SNAN(0),      FP32_RAND_x7_V3 } },
-            { /*unused   */ { FP32_RAND_V4(0),   FP32_RAND_x7_V4 } },
+            { /*src2     */ { FP32_RAND_V4(0),   FP32_RAND_x7_V4 } },
             { /* =>      */ { FP32_QNAN_V(0, 1), FP32_RAND_x7_V4 } },
               /*mxcsr:in */ X86_MXCSR_DAZ,
@@ -13719,5 +13719,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_SNAN(0),      FP32_RAND_x7_V2 } },
-            { /*unused   */ { FP32_RAND_V5(0),   FP32_RAND_x7_V5 } },
+            { /*src2     */ { FP32_RAND_V5(0),   FP32_RAND_x7_V5 } },
             { /* =>      */ { FP32_QNAN_V(0, 1), FP32_RAND_x7_V5 } },
               /*mxcsr:in */ X86_MXCSR_FZ,
@@ -13725,5 +13725,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_SNAN_V0(0), FP32_RAND_x7_V1 } },
-            { /*unused   */ { FP32_RAND_V6(0), FP32_RAND_x7_V6 } },
+            { /*src2     */ { FP32_RAND_V6(0), FP32_RAND_x7_V6 } },
             { /* =>      */ { FP32_QNAN_V0(0), FP32_RAND_x7_V6 } },
               /*mxcsr:in */ 0,
@@ -13731,5 +13731,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_SNAN(1),      FP32_RAND_x7_V0 } },
-            { /*unused   */ { FP32_RAND_V7(0),   FP32_RAND_x7_V7 } },
+            { /*src2     */ { FP32_RAND_V7(0),   FP32_RAND_x7_V7 } },
             { /* =>      */ { FP32_QNAN_V(1, 1), FP32_RAND_x7_V7 } },
               /*mxcsr:in */ 0,
@@ -13737,5 +13737,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_SNAN_V1(0), FP32_RAND_x7_V1 } },
-            { /*unused   */ { FP32_RAND_V0(0), FP32_RAND_x7_V0 } },
+            { /*src2     */ { FP32_RAND_V0(0), FP32_RAND_x7_V0 } },
             { /* =>      */ { FP32_QNAN_V1(0), FP32_RAND_x7_V0 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13743,5 +13743,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_SNAN_V2(1), FP32_RAND_x7_V2 } },
-            { /*unused   */ { FP32_RAND_V1(1), FP32_RAND_x7_V1 } },
+            { /*src2     */ { FP32_RAND_V1(1), FP32_RAND_x7_V1 } },
             { /* =>      */ { FP32_QNAN_V2(1), FP32_RAND_x7_V1 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13749,5 +13749,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_SNAN_V3(1), FP32_RAND_x7_V3 } },
-            { /*unused   */ { FP32_RAND_V2(1), FP32_RAND_x7_V2 } },
+            { /*src2     */ { FP32_RAND_V2(1), FP32_RAND_x7_V2 } },
             { /* =>      */ { FP32_QNAN_V3(1), FP32_RAND_x7_V2 } },
               /*mxcsr:in */ X86_MXCSR_RC_UP,
@@ -13755,5 +13755,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_SNAN_V4(0), FP32_RAND_x7_V4 } },
-            { /*unused   */ { FP32_RAND_V3(1), FP32_RAND_x7_V3 } },
+            { /*src2     */ { FP32_RAND_V3(1), FP32_RAND_x7_V3 } },
             { /* =>      */ { FP32_QNAN_V4(0), FP32_RAND_x7_V3 } },
               /*mxcsr:in */ X86_MXCSR_RC_ZERO,
@@ -13761,5 +13761,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_SNAN_V5(1), FP32_RAND_x7_V5 } },
-            { /*unused   */ { FP32_RAND_V4(1), FP32_RAND_x7_V4 } },
+            { /*src2     */ { FP32_RAND_V4(1), FP32_RAND_x7_V4 } },
             { /* =>      */ { FP32_QNAN_V5(1), FP32_RAND_x7_V4 } },
               /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
@@ -13767,5 +13767,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_QNAN_V1(0), FP32_RAND_x7_V6 } },
-            { /*unused   */ { FP32_RAND_V5(1), FP32_RAND_x7_V6 } },
+            { /*src2     */ { FP32_RAND_V5(1), FP32_RAND_x7_V6 } },
             { /* =>      */ { FP32_QNAN_V1(0), FP32_RAND_x7_V6 } },
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
@@ -13773,5 +13773,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_QNAN_V2(1), FP32_RAND_x7_V7 } },
-            { /*unused   */ { FP32_RAND_V6(1), FP32_RAND_x7_V7 } },
+            { /*src2     */ { FP32_RAND_V6(1), FP32_RAND_x7_V7 } },
             { /* =>      */ { FP32_QNAN_V2(1), FP32_RAND_x7_V7 } },
               /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
@@ -13779,5 +13779,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_QNAN_V3(1), FP32_RAND_x7_V0 } },
-            { /*unused   */ { FP32_RAND_V7(1), FP32_RAND_x7_V0 } },
+            { /*src2     */ { FP32_RAND_V7(1), FP32_RAND_x7_V0 } },
             { /* =>      */ { FP32_QNAN_V3(1), FP32_RAND_x7_V0 } },
               /*mxcsr:in */ X86_MXCSR_DAZ,
@@ -13785,5 +13785,5 @@
               /*256:out  */ -1 },
           { { /*src1     */ { FP32_QNAN_V4(1), FP32_RAND_x7_V0 } },
-            { /*unused   */ { FP32_RAND_V7(1), FP32_RAND_x7_V0 } },
+            { /*src2     */ { FP32_RAND_V7(1), FP32_RAND_x7_V0 } },
             { /* =>      */ { FP32_QNAN_V4(1), FP32_RAND_x7_V0 } },
               /*mxcsr:in */ X86_MXCSR_RC_DOWN,
@@ -13792,5 +13792,266 @@
     };
 
-#define PASS_s_aValues RT_ELEMENTS(s_aValues), (BS3CPUINSTR4_TEST1_VALUES_T *)s_aValues
+    /* Sanity-check subset for 'same register' instruction variants */
+    static BS3CPUINSTR4_TEST1_VALUES_SS_T const s_aValuesSR[] =
+    {
+    /*
+     * Zero.
+     */
+    /* 0*/{ { /*src1     */ { FP32_0(0),   FP32_RAND_x7_V7 } },
+            { /*unused   */ { FP32_ROW_UNUSED              } },
+            { /* =>      */ { FP32_INF(0), FP32_RAND_x7_V7 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_0(1),   FP32_RAND_x7_V0 } },
+            { /*unused   */ { FP32_ROW_UNUSED              } },
+            { /* =>      */ { FP32_INF(1), FP32_RAND_x7_V0 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+    /*
+     * Infinity.
+     */
+    /* 2*/{ { /*src1     */ { FP32_INF(0), FP32_RAND_x7_V1 } },
+            { /*unused   */ { FP32_ROW_UNUSED              } },
+            { /* =>      */ { FP32_0(0),   FP32_RAND_x7_V1 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_INF(1), FP32_RAND_x7_V3 } },
+            { /*unused   */ { FP32_ROW_UNUSED              } },
+            { /* =>      */ { FP32_0(1),   FP32_RAND_x7_V3 } },
+              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
+              /*128:out  */ X86_MXCSR_RC_ZERO,
+              /*256:out  */ -1 },
+    /*
+     * Normals.
+     */
+    /* 4*/{ { /*src1     */ { FP32_1(0),                                    FP32_RAND_x7_V3 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                               } },
+            { /* =>      */ { FP32_V(0, 0x7ff000, RTFLOAT32U_EXP_BIAS - 1), FP32_RAND_x7_V3 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_1(1),                                    FP32_RAND_x7_V2 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                               } },
+            { /* =>      */ { FP32_V(1, 0x7ff000, RTFLOAT32U_EXP_BIAS - 1), FP32_RAND_x7_V2 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(0, 0xc01, RTFLOAT32U_EXP_BIAS - 1),                   FP32_RAND_x7_V4 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                                              } },
+            { /* =>      */ { FP32_V(0, FP32_FRAC_DENORM_MAX - 4095, RTFLOAT32U_EXP_BIAS), FP32_RAND_x7_V4 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(0, 0xc01, RTFLOAT32U_EXP_BIAS - 1),                   FP32_RAND_x7_V4 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                                              } },
+            { /* =>      */ { FP32_V(0, FP32_FRAC_DENORM_MAX - 4095, RTFLOAT32U_EXP_BIAS), FP32_RAND_x7_V4 } },
+              /*mxcsr:in */ X86_MXCSR_RC_UP,
+              /*128:out  */ X86_MXCSR_RC_UP,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(0, 0x7fe800, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V5 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                               } },
+            { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V5 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(0, 0x7fe800, RTFLOAT32U_EXP_MAX  - 3), FP32_RAND_x7_V6 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                               } },
+            { /* =>      */ { FP32_V(0, 4096, 1),                           FP32_RAND_x7_V6 } },
+              /*mxcsr:in */ X86_MXCSR_RC_UP,
+              /*128:out  */ X86_MXCSR_RC_UP,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_RAND_x7_V1 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                       } },
+            { /* =>      */ { FP32_V(0, 1343488, 106),              FP32_RAND_x7_V1 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(0, 0x5ca5b8, 0x93)/*1807543*/, FP32_RAND_x7_V5 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                       } },
+            { /* =>      */ { FP32_V(0, 1343488, 106),              FP32_RAND_x7_V5 } },
+              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
+              /*128:out  */ X86_MXCSR_RC_DOWN,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(0, 0x620b2d, 0x92)/*925874.8*/, FP32_RAND_x7_V4 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                        } },
+            { /* =>      */ { FP32_V(0, 1112064, 107),               FP32_RAND_x7_V4 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(0, 0x620b2d, 0x92)/*925874.8*/, FP32_RAND_x7_V4 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                        } },
+            { /* =>      */ { FP32_V(0, 1112064, 107),               FP32_RAND_x7_V4 } },
+              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
+              /*128:out  */ X86_MXCSR_RC_ZERO,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_RAND_x7_V0 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                         } },
+            { /* =>      */ { FP32_V(0, 2293760, 125),                FP32_RAND_x7_V0 } },
+              /*mxcsr:in */ X86_MXCSR_RC_UP,
+              /*128:out  */ X86_MXCSR_RC_UP,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_RAND_x7_V0 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                         } },
+            { /* =>      */ { FP32_V(0, 2293760, 125),                FP32_RAND_x7_V0 } },
+              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
+              /*128:out  */ X86_MXCSR_RC_DOWN,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(0, 0x490fda, 0x80)/*3.1415926*/, FP32_RAND_x7_V0 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                         } },
+            { /* =>      */ { FP32_V(0, 2293760, 125),                FP32_RAND_x7_V0 } },
+              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
+              /*128:out  */ X86_MXCSR_RC_ZERO,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(1, 0x534000, 0x86)/*-211.25*/, FP32_RAND_x7_V7 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                       } },
+            { /* =>      */ { FP32_V(1, 1775616, 119),              FP32_RAND_x7_V7 } },
+              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
+              /*128:out  */ X86_MXCSR_RC_ZERO,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(1, 0x534000, 0x86)/*-211.25*/, FP32_RAND_x7_V1 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                       } },
+            { /* =>      */ { FP32_V(1, 1775616, 119),              FP32_RAND_x7_V1 } },
+              /*mxcsr:in */ X86_MXCSR_RC_UP,
+              /*128:out  */ X86_MXCSR_RC_UP,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(1, 0x534000, 0x86)/*-211.25*/, FP32_RAND_x7_V2 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                       } },
+            { /* =>      */ { FP32_V(1, 1775616, 119),              FP32_RAND_x7_V2 } },
+              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
+              /*128:out  */ X86_MXCSR_RC_DOWN,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_V(1, 0x534000, 0x86)/*-211.25*/, FP32_RAND_x7_V2 } },
+            { /*unused   */ { FP32_ROW_UNUSED                                       } },
+            { /* =>      */ { FP32_V(1, 1775616, 119),              FP32_RAND_x7_V2 } },
+              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
+              /*128:out  */ X86_MXCSR_RC_ZERO,
+              /*256:out  */ -1 },
+   /*
+    * Denormals.
+    */
+    /*21*/{ { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V7 } },
+            { /*unused   */ { FP32_ROW_UNUSED                     } },
+            { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V7 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_DENORM_MAX(0), FP32_RAND_x7_V4 } },
+            { /*unused   */ { FP32_ROW_UNUSED                     } },
+            { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V4 } },
+              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
+              /*128:out  */ X86_MXCSR_RC_ZERO,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_DENORM_MAX(1), FP32_RAND_x7_V7 } },
+            { /*unused   */ { FP32_ROW_UNUSED                     } },
+            { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V7 } },
+              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
+              /*128:out  */ X86_MXCSR_RC_DOWN,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_DENORM_MAX(1), FP32_RAND_x7_V7 } },
+            { /*unused   */ { FP32_ROW_UNUSED                     } },
+            { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V7 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V6 } },
+            { /*unused   */ { FP32_ROW_UNUSED                     } },
+            { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V6 } },
+              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
+              /*128:out  */ X86_MXCSR_RC_ZERO,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_DENORM_MIN(0), FP32_RAND_x7_V6 } },
+            { /*unused   */ { FP32_ROW_UNUSED                     } },
+            { /* =>      */ { FP32_INF(0),        FP32_RAND_x7_V6 } },
+              /*mxcsr:in */ X86_MXCSR_RC_UP | X86_MXCSR_FZ,
+              /*128:out  */ X86_MXCSR_RC_UP | X86_MXCSR_FZ,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V5 } },
+            { /*unused   */ { FP32_ROW_UNUSED                     } },
+            { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V5 } },
+              /*mxcsr:in */ X86_MXCSR_DAZ,
+              /*128:out  */ X86_MXCSR_DAZ,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_DENORM_MIN(1), FP32_RAND_x7_V5 } },
+            { /*unused   */ { FP32_ROW_UNUSED                     } },
+            { /* =>      */ { FP32_INF(1),        FP32_RAND_x7_V5 } },
+              /*mxcsr:in */ X86_MXCSR_RC_UP,
+              /*128:out  */ X86_MXCSR_RC_UP,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_DENORM_V0(0), FP32_RAND_x7_V4 } },
+            { /*unused   */ { FP32_ROW_UNUSED                    } },
+            { /* =>      */ { FP32_INF(0),       FP32_RAND_x7_V4 } },
+              /*mxcsr:in */ X86_MXCSR_RC_UP,
+              /*128:out  */ X86_MXCSR_RC_UP,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_DENORM_V0(1), FP32_RAND_x7_V3 } },
+            { /*unused   */ { FP32_ROW_UNUSED                    } },
+            { /* =>      */ { FP32_INF(1),       FP32_RAND_x7_V3 } },
+              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
+              /*128:out  */ X86_MXCSR_RC_ZERO,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_DENORM_V7(1), FP32_RAND_x7_V1 } },
+            { /*unused   */ { FP32_ROW_UNUSED                    } },
+            { /* =>      */ { FP32_INF(1),       FP32_RAND_x7_V1 } },
+              /*mxcsr:in */ X86_MXCSR_DAZ,
+              /*128:out  */ X86_MXCSR_DAZ,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_DENORM_V7(1), FP32_RAND_x7_V2 } },
+            { /*unused   */ { FP32_ROW_UNUSED                    } },
+            { /* =>      */ { FP32_INF(1),       FP32_RAND_x7_V2 } },
+              /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
+              /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_DENORM_V7(1), FP32_RAND_x7_V0 } },
+            { /*unused   */ { FP32_ROW_UNUSED                    } },
+            { /* =>      */ { FP32_INF(1),       FP32_RAND_x7_V0 } },
+              /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_DAZ,
+              /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_DAZ,
+              /*256:out  */ -1 },
+    /*
+     * Invalids.
+     */
+    /*34*/{ { /*src1     */ { FP32_SNAN(0),      FP32_RAND_x7_V7 } },
+            { /*unused   */ { FP32_ROW_UNUSED                    } },
+            { /* =>      */ { FP32_QNAN_V(0, 1), FP32_RAND_x7_V7 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN(1),      FP32_RAND_x7_V2 } },
+            { /*unused   */ { FP32_ROW_UNUSED                    } },
+            { /* =>      */ { FP32_QNAN_V(1, 1), FP32_RAND_x7_V2 } },
+              /*mxcsr:in */ X86_MXCSR_FZ,
+              /*128:out  */ X86_MXCSR_FZ,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN_V0(0), FP32_RAND_x7_V1 } },
+            { /*unused   */ { FP32_ROW_UNUSED                  } },
+            { /* =>      */ { FP32_QNAN_V0(0), FP32_RAND_x7_V1 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN_V5(1), FP32_RAND_x7_V5 } },
+            { /*unused   */ { FP32_ROW_UNUSED                  } },
+            { /* =>      */ { FP32_QNAN_V5(1), FP32_RAND_x7_V5 } },
+              /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
+              /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_QNAN_V2(1), FP32_RAND_x7_V7 } },
+            { /*unused   */ { FP32_ROW_UNUSED                  } },
+            { /* =>      */ { FP32_QNAN_V2(1), FP32_RAND_x7_V7 } },
+              /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
+              /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_QNAN_V3(0), FP32_RAND_x7_V0 } },
+            { /*unused   */ { FP32_ROW_UNUSED                  } },
+            { /* =>      */ { FP32_QNAN_V3(0), FP32_RAND_x7_V0 } },
+              /*mxcsr:in */ X86_MXCSR_DAZ,
+              /*128:out  */ X86_MXCSR_DAZ,
+              /*256:out  */ -1 },
+    };
+
+#define PASS_s_aValues   RT_ELEMENTS(s_aValues), (BS3CPUINSTR4_TEST1_VALUES_T *)s_aValues
+#define PASS_s_aValuesSR RT_ELEMENTS(s_aValuesSR), (BS3CPUINSTR4_TEST1_VALUES_T *)s_aValuesSR
     static BS3CPUINSTR4_TEST1_T const s_aTests16[] =
     {
@@ -13800,4 +14061,10 @@
         { bs3CpuInstr4_vrcpss_XMM1_XMM2_XMM3_icebp_c16,  X86_XCPT_AC, RM_REG, T_AVX_128, 1, 2, 3,   PASS_s_aValues },
         { bs3CpuInstr4_vrcpss_XMM1_XMM2_FSxBX_icebp_c16, X86_XCPT_AC, RM_MEM, T_AVX_128, 1, 2, 255, PASS_s_aValues },
+
+        { bs3CpuInstr4_rcpss_XMM1_XMM1_icebp_c16,        255,         RM_REG, T_SSE,     1, 1, 1,   PASS_s_aValuesSR },
+        { bs3CpuInstr4_vrcpss_XMM1_XMM1_XMM1_icebp_c16,  X86_XCPT_AC, RM_REG, T_AVX_128, 1, 1, 1,   PASS_s_aValuesSR },
+        { bs3CpuInstr4_vrcpss_XMM1_XMM1_XMM2_icebp_c16,  X86_XCPT_AC, RM_REG, T_AVX_128, 1, 1, 2,   PASS_s_aValues   },
+        { bs3CpuInstr4_vrcpss_XMM1_XMM2_XMM2_icebp_c16,  X86_XCPT_AC, RM_REG, T_AVX_128, 1, 2, 2,   PASS_s_aValuesSR },
+        { bs3CpuInstr4_vrcpss_XMM1_XMM1_FSxBX_icebp_c16, X86_XCPT_AC, RM_MEM, T_AVX_128, 1, 1, 255, PASS_s_aValues   },
     };
     static BS3CPUINSTR4_TEST1_T const s_aTests32[] =
@@ -13808,4 +14075,10 @@
         { bs3CpuInstr4_vrcpss_XMM1_XMM2_XMM3_icebp_c32,  X86_XCPT_AC, RM_REG, T_AVX_128, 1, 2, 3,   PASS_s_aValues },
         { bs3CpuInstr4_vrcpss_XMM1_XMM2_FSxBX_icebp_c32, X86_XCPT_AC, RM_MEM, T_AVX_128, 1, 2, 255, PASS_s_aValues },
+
+        { bs3CpuInstr4_rcpss_XMM1_XMM1_icebp_c32,        255,         RM_REG, T_SSE,     1, 1, 1,   PASS_s_aValuesSR },
+        { bs3CpuInstr4_vrcpss_XMM1_XMM1_XMM1_icebp_c32,  X86_XCPT_AC, RM_REG, T_AVX_128, 1, 1, 1,   PASS_s_aValuesSR },
+        { bs3CpuInstr4_vrcpss_XMM1_XMM1_XMM2_icebp_c32,  X86_XCPT_AC, RM_REG, T_AVX_128, 1, 1, 2,   PASS_s_aValues   },
+        { bs3CpuInstr4_vrcpss_XMM1_XMM2_XMM2_icebp_c32,  X86_XCPT_AC, RM_REG, T_AVX_128, 1, 2, 2,   PASS_s_aValuesSR },
+        { bs3CpuInstr4_vrcpss_XMM1_XMM1_FSxBX_icebp_c32, X86_XCPT_AC, RM_MEM, T_AVX_128, 1, 1, 255, PASS_s_aValues   },
     };
     static BS3CPUINSTR4_TEST1_T const s_aTests64[] =
@@ -13817,4 +14090,6 @@
         { bs3CpuInstr4_rcpss_XMM8_FSxBX_icebp_c64, 255, RM_MEM, T_SSE, 8, 8, 255, PASS_s_aValues },
 
+        { bs3CpuInstr4_rcpss_XMM1_XMM1_icebp_c64,  255, RM_REG, T_SSE, 1, 1, 1, PASS_s_aValuesSR },
+
         { bs3CpuInstr4_vrcpss_XMM1_XMM2_XMM3_icebp_c64,  X86_XCPT_AC, RM_REG, T_AVX_128, 1, 2, 3,   PASS_s_aValues },
         { bs3CpuInstr4_vrcpss_XMM1_XMM2_FSxBX_icebp_c64, X86_XCPT_AC, RM_MEM, T_AVX_128, 1, 2, 255, PASS_s_aValues },
@@ -13822,6 +14097,16 @@
         { bs3CpuInstr4_vrcpss_XMM13_XMM14_XMM15_icebp_c64, X86_XCPT_AC, RM_REG, T_AVX_128, 13, 14, 15,  PASS_s_aValues },
         { bs3CpuInstr4_vrcpss_XMM13_XMM14_FSxBX_icebp_c64, X86_XCPT_AC, RM_MEM, T_AVX_128, 13, 14, 255, PASS_s_aValues },
+
+        { bs3CpuInstr4_rcpss_XMM1_XMM1_icebp_c64,          255,         RM_REG, T_SSE,     1, 1,   1,   PASS_s_aValuesSR },
+        { bs3CpuInstr4_vrcpss_XMM1_XMM1_XMM1_icebp_c64,    X86_XCPT_AC, RM_REG, T_AVX_128, 1, 1,   1,   PASS_s_aValuesSR },
+        { bs3CpuInstr4_vrcpss_XMM1_XMM1_XMM2_icebp_c64,    X86_XCPT_AC, RM_REG, T_AVX_128, 1, 1,   2,   PASS_s_aValues   },
+        { bs3CpuInstr4_vrcpss_XMM1_XMM2_XMM2_icebp_c64,    X86_XCPT_AC, RM_REG, T_AVX_128, 1, 2,   2,   PASS_s_aValuesSR },
+        { bs3CpuInstr4_vrcpss_XMM1_XMM1_FSxBX_icebp_c64,   X86_XCPT_AC, RM_MEM, T_AVX_128, 1, 1,   255, PASS_s_aValues   },
+        { bs3CpuInstr4_vrcpss_XMM15_XMM15_XMM15_icebp_c64, X86_XCPT_AC, RM_REG, T_AVX_128, 15, 15, 15,  PASS_s_aValuesSR },
+        { bs3CpuInstr4_vrcpss_XMM15_XMM15_XMM13_icebp_c64, X86_XCPT_AC, RM_REG, T_AVX_128, 15, 15, 13,  PASS_s_aValues   },
+        { bs3CpuInstr4_vrcpss_XMM13_XMM14_XMM14_icebp_c64, X86_XCPT_AC, RM_REG, T_AVX_128, 13, 14, 14,  PASS_s_aValuesSR },
     };
 #undef PASS_s_aValues
+#undef PASS_s_aValuesSR
 
     static BS3CPUINSTR4_TEST1_MODE_T const s_aTests[3] = BS3CPUINSTR4_TEST1_MODES_INIT(s_aTests16, s_aTests32, s_aTests64);
