VirtualBox

Changeset 107933 in vbox for trunk/src/VBox/VMM/VMMR3


Ignore:
Timestamp:
Jan 24, 2025 11:22:16 AM (4 weeks ago)
Author:
vboxsync
svn:sync-xref-src-repo-rev:
167170
Message:

include/iprt/armv8.h,VMM: Drop the deprecated ARMV8_AARCH64_REG_XXX defines and replace where still being used

Location:
trunk/src/VBox/VMM/VMMR3
Files:
4 edited

Legend:

Unmodified
Added
Removed

  • trunk/src/VBox/VMM/VMMR3/NEMR3Native-darwin-armv8.cpp

    r107650 r107933  
    143143} hv_gic_intid_t;
    144144
     145#else
     146# define HV_GIC_ICC_REG_INVALID (hv_gic_icc_reg_t)UINT16_MAX
    145147#endif
    146148
    … …  
    16881690DECLINLINE(uint64_t) nemR3DarwinGetGReg(PVMCPU pVCpu, uint8_t uReg)
    16891691{
    1690     AssertReturn(uReg <= ARMV8_AARCH64_REG_ZR, 0);
    1691 
    1692     if (uReg == ARMV8_AARCH64_REG_ZR)
     1692    AssertReturn(uReg <= ARMV8_A64_REG_XZR, 0);
     1693
     1694    if (uReg == ARMV8_A64_REG_XZR)
    16931695        return 0;
    16941696
    … …  
    19881990        /** @todo Raise exception to EL1 if PSCI not configured. */
    19891991        /** @todo Need a generic mechanism here to pass this to, GIM maybe?. */
    1990         uint32_t uFunId = pVCpu->cpum.GstCtx.aGRegs[ARMV8_AARCH64_REG_X0].w;
     1992        uint32_t uFunId = pVCpu->cpum.GstCtx.aGRegs[ARMV8_A64_REG_X0].w;
    19911993        bool fHvc64 = RT_BOOL(uFunId & ARM_SMCCC_FUNC_ID_64BIT); RT_NOREF(fHvc64);
    19921994        uint32_t uEntity = ARM_SMCCC_FUNC_ID_ENTITY_GET(uFunId);
    … …  
    19971999            {
    19982000                case ARM_PSCI_FUNC_ID_PSCI_VERSION:
    1999                     nemR3DarwinSetGReg(pVCpu, ARMV8_AARCH64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, ARM_PSCI_FUNC_ID_PSCI_VERSION_SET(1, 2));
     2001                    nemR3DarwinSetGReg(pVCpu, ARMV8_A64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, ARM_PSCI_FUNC_ID_PSCI_VERSION_SET(1, 2));
    20002002                    break;
    20012003                case ARM_PSCI_FUNC_ID_SYSTEM_OFF:
    … …  
    20222024                case ARM_PSCI_FUNC_ID_CPU_ON:
    20232025                {
    2024                     uint64_t u64TgtCpu      = nemR3DarwinGetGReg(pVCpu, ARMV8_AARCH64_REG_X1);
    2025                     RTGCPHYS GCPhysExecAddr = nemR3DarwinGetGReg(pVCpu, ARMV8_AARCH64_REG_X2);
    2026                     uint64_t u64CtxId       = nemR3DarwinGetGReg(pVCpu, ARMV8_AARCH64_REG_X3);
     2026                    uint64_t u64TgtCpu      = nemR3DarwinGetGReg(pVCpu, ARMV8_A64_REG_X1);
     2027                    RTGCPHYS GCPhysExecAddr = nemR3DarwinGetGReg(pVCpu, ARMV8_A64_REG_X2);
     2028                    uint64_t u64CtxId       = nemR3DarwinGetGReg(pVCpu, ARMV8_A64_REG_X3);
    20272029                    VMMR3CpuOn(pVM, u64TgtCpu & 0xff, GCPhysExecAddr, u64CtxId);
    2028                     nemR3DarwinSetGReg(pVCpu, ARMV8_AARCH64_REG_X0, true /*f64BitReg*/, false /*fSignExtend*/, ARM_PSCI_STS_SUCCESS);
     2030                    nemR3DarwinSetGReg(pVCpu, ARMV8_A64_REG_X0, true /*f64BitReg*/, false /*fSignExtend*/, ARM_PSCI_STS_SUCCESS);
    20292031                    break;
    20302032                }
    20312033                case ARM_PSCI_FUNC_ID_PSCI_FEATURES:
    20322034                {
    2033                     uint32_t u32FunNum = (uint32_t)nemR3DarwinGetGReg(pVCpu, ARMV8_AARCH64_REG_X1);
     2035                    uint32_t u32FunNum = (uint32_t)nemR3DarwinGetGReg(pVCpu, ARMV8_A64_REG_X1);
    20342036                    switch (u32FunNum)
    20352037                    {
    … …  
    20402042                        case ARM_PSCI_FUNC_ID_CPU_ON:
    20412043                        case ARM_PSCI_FUNC_ID_MIGRATE_INFO_TYPE:
    2042                             nemR3DarwinSetGReg(pVCpu, ARMV8_AARCH64_REG_X0,
     2044                            nemR3DarwinSetGReg(pVCpu, ARMV8_A64_REG_X0,
    20432045                                               false /*f64BitReg*/, false /*fSignExtend*/,
    20442046                                               (uint64_t)ARM_PSCI_STS_SUCCESS);
    20452047                            break;
    20462048                        default:
    2047                             nemR3DarwinSetGReg(pVCpu, ARMV8_AARCH64_REG_X0,
     2049                            nemR3DarwinSetGReg(pVCpu, ARMV8_A64_REG_X0,
    20482050                                               false /*f64BitReg*/, false /*fSignExtend*/,
    20492051                                               (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
    … …  
    20522054                }
    20532055                case ARM_PSCI_FUNC_ID_MIGRATE_INFO_TYPE:
    2054                     nemR3DarwinSetGReg(pVCpu, ARMV8_AARCH64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, ARM_PSCI_MIGRATE_INFO_TYPE_TOS_NOT_PRESENT);
     2056                    nemR3DarwinSetGReg(pVCpu, ARMV8_A64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, ARM_PSCI_MIGRATE_INFO_TYPE_TOS_NOT_PRESENT);
    20552057                    break;
    20562058                default:
    2057                     nemR3DarwinSetGReg(pVCpu, ARMV8_AARCH64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
     2059                    nemR3DarwinSetGReg(pVCpu, ARMV8_A64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
    20582060            }
    20592061        }
    20602062        else
    2061             nemR3DarwinSetGReg(pVCpu, ARMV8_AARCH64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
     2063            nemR3DarwinSetGReg(pVCpu, ARMV8_A64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
    20622064    }
    20632065

  • trunk/src/VBox/VMM/VMMR3/NEMR3Native-linux-armv8.cpp

    r107650 r107933  
    589589DECLINLINE(uint64_t) nemR3LnxGetGReg(PVMCPU pVCpu, uint8_t uReg)
    590590{
    591     AssertReturn(uReg <= ARMV8_AARCH64_REG_ZR, 0);
    592 
    593     if (uReg == ARMV8_AARCH64_REG_ZR)
     591    AssertReturn(uReg <= ARMV8_A64_REG_XZR, 0);
     592
     593    if (uReg == ARMV8_A64_REG_XZR)
    594594        return 0;
    595595
    … …  
    11161116        {
    11171117            case ARM_PSCI_FUNC_ID_PSCI_VERSION:
    1118                 nemR3LnxSetGReg(pVCpu, ARMV8_AARCH64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, ARM_PSCI_FUNC_ID_PSCI_VERSION_SET(1, 2));
     1118                nemR3LnxSetGReg(pVCpu, ARMV8_A64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, ARM_PSCI_FUNC_ID_PSCI_VERSION_SET(1, 2));
    11191119                break;
    11201120            case ARM_PSCI_FUNC_ID_SYSTEM_OFF:
    … …  
    11411141            case ARM_PSCI_FUNC_ID_CPU_ON:
    11421142            {
    1143                 uint64_t u64TgtCpu      = nemR3LnxGetGReg(pVCpu, ARMV8_AARCH64_REG_X1);
    1144                 RTGCPHYS GCPhysExecAddr = nemR3LnxGetGReg(pVCpu, ARMV8_AARCH64_REG_X2);
    1145                 uint64_t u64CtxId       = nemR3LnxGetGReg(pVCpu, ARMV8_AARCH64_REG_X3);
     1143                uint64_t u64TgtCpu      = nemR3LnxGetGReg(pVCpu, ARMV8_A64_REG_X1);
     1144                RTGCPHYS GCPhysExecAddr = nemR3LnxGetGReg(pVCpu, ARMV8_A64_REG_X2);
     1145                uint64_t u64CtxId       = nemR3LnxGetGReg(pVCpu, ARMV8_A64_REG_X3);
    11461146                VMMR3CpuOn(pVM, u64TgtCpu & 0xff, GCPhysExecAddr, u64CtxId);
    1147                 nemR3LnxSetGReg(pVCpu, ARMV8_AARCH64_REG_X0, true /*f64BitReg*/, false /*fSignExtend*/, ARM_PSCI_STS_SUCCESS);
     1147                nemR3LnxSetGReg(pVCpu, ARMV8_A64_REG_X0, true /*f64BitReg*/, false /*fSignExtend*/, ARM_PSCI_STS_SUCCESS);
    11481148                break;
    11491149            }
    11501150            case ARM_PSCI_FUNC_ID_PSCI_FEATURES:
    11511151            {
    1152                 uint32_t u32FunNum = (uint32_t)nemR3LnxGetGReg(pVCpu, ARMV8_AARCH64_REG_X1);
     1152                uint32_t u32FunNum = (uint32_t)nemR3LnxGetGReg(pVCpu, ARMV8_A64_REG_X1);
    11531153                switch (u32FunNum)
    11541154                {
    … …  
    11581158                    case ARM_PSCI_FUNC_ID_SYSTEM_RESET2:
    11591159                    case ARM_PSCI_FUNC_ID_CPU_ON:
    1160                         nemR3LnxSetGReg(pVCpu, ARMV8_AARCH64_REG_X0,
     1160                        nemR3LnxSetGReg(pVCpu, ARMV8_A64_REG_X0,
    11611161                                        false /*f64BitReg*/, false /*fSignExtend*/,
    11621162                                        (uint64_t)ARM_PSCI_STS_SUCCESS);
    11631163                        break;
    11641164                    default:
    1165                         nemR3LnxSetGReg(pVCpu, ARMV8_AARCH64_REG_X0,
     1165                        nemR3LnxSetGReg(pVCpu, ARMV8_A64_REG_X0,
    11661166                                        false /*f64BitReg*/, false /*fSignExtend*/,
    11671167                                        (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
    … …  
    11701170            }
    11711171            default:
    1172                 nemR3LnxSetGReg(pVCpu, ARMV8_AARCH64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
     1172                nemR3LnxSetGReg(pVCpu, ARMV8_A64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
    11731173        }
    11741174    }
    11751175    else
    1176         nemR3LnxSetGReg(pVCpu, ARMV8_AARCH64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
     1176        nemR3LnxSetGReg(pVCpu, ARMV8_A64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
    11771177
    11781178

  • trunk/src/VBox/VMM/VMMR3/NEMR3Native-win-armv8.cpp

    r107650 r107933  
    20852085DECLINLINE(uint64_t) nemR3WinGetGReg(PVMCPU pVCpu, uint8_t uReg)
    20862086{
    2087     AssertReturn(uReg <= ARMV8_AARCH64_REG_ZR, 0);
    2088 
    2089     if (uReg == ARMV8_AARCH64_REG_ZR)
     2087    AssertReturn(uReg <= ARMV8_A64_REG_XZR, 0);
     2088
     2089    if (uReg == ARMV8_A64_REG_XZR)
    20902090        return 0;
    20912091
    … …  
    23252325        {
    23262326            case ARM_PSCI_FUNC_ID_PSCI_VERSION:
    2327                 nemR3WinSetGReg(pVCpu, ARMV8_AARCH64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, ARM_PSCI_FUNC_ID_PSCI_VERSION_SET(1, 2));
     2327                nemR3WinSetGReg(pVCpu, ARMV8_A64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, ARM_PSCI_FUNC_ID_PSCI_VERSION_SET(1, 2));
    23282328                break;
    23292329            case ARM_PSCI_FUNC_ID_SYSTEM_OFF:
    … …  
    23542354                uint64_t u64CtxId       = pExit->Hypercall.X[3];
    23552355                VMMR3CpuOn(pVM, u64TgtCpu & 0xff, GCPhysExecAddr, u64CtxId);
    2356                 nemR3WinSetGReg(pVCpu, ARMV8_AARCH64_REG_X0, true /*f64BitReg*/, false /*fSignExtend*/, ARM_PSCI_STS_SUCCESS);
     2356                nemR3WinSetGReg(pVCpu, ARMV8_A64_REG_X0, true /*f64BitReg*/, false /*fSignExtend*/, ARM_PSCI_STS_SUCCESS);
    23572357                break;
    23582358            }
    … …  
    23672367                    case ARM_PSCI_FUNC_ID_SYSTEM_RESET2:
    23682368                    case ARM_PSCI_FUNC_ID_CPU_ON:
    2369                         nemR3WinSetGReg(pVCpu, ARMV8_AARCH64_REG_X0,
     2369                        nemR3WinSetGReg(pVCpu, ARMV8_A64_REG_X0,
    23702370                                        false /*f64BitReg*/, false /*fSignExtend*/,
    23712371                                        (uint64_t)ARM_PSCI_STS_SUCCESS);
    23722372                        break;
    23732373                    default:
    2374                         nemR3WinSetGReg(pVCpu, ARMV8_AARCH64_REG_X0,
     2374                        nemR3WinSetGReg(pVCpu, ARMV8_A64_REG_X0,
    23752375                                        false /*f64BitReg*/, false /*fSignExtend*/,
    23762376                                        (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
    … …  
    23792379            }
    23802380            default:
    2381                 nemR3WinSetGReg(pVCpu, ARMV8_AARCH64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
     2381                nemR3WinSetGReg(pVCpu, ARMV8_A64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
    23822382        }
    23832383    }
    23842384    else
    2385         nemR3WinSetGReg(pVCpu, ARMV8_AARCH64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
     2385        nemR3WinSetGReg(pVCpu, ARMV8_A64_REG_X0, false /*f64BitReg*/, false /*fSignExtend*/, (uint64_t)ARM_PSCI_STS_NOT_SUPPORTED);
    23862386
    23872387    /** @todo What to do if immediate is != 0? */

  • trunk/src/VBox/VMM/VMMR3/VMM.cpp

    r107308 r107933  
    12801280    PCPUMCTX pCtx = CPUMQueryGuestCtxPtr(pVCpu);
    12811281
    1282     pCtx->aGRegs[ARMV8_AARCH64_REG_X0].x = u64CtxId;
    1283     pCtx->Pc.u64                         = GCPhysExecAddr;
     1282    pCtx->aGRegs[ARMV8_A64_REG_X0].x = u64CtxId;
     1283    pCtx->Pc.u64                     = GCPhysExecAddr;
    12841284
    12851285    Log(("vmmR3CpuOn for VCPU %d with GCPhysExecAddr=%RGp u64CtxId=%#RX64\n", idCpu, GCPhysExecAddr, u64CtxId));
Note: See TracChangeset for help on using the changeset viewer.

© 2024 Oracle Support Privacy / Do Not Sell My Info Terms of Use Trademark Policy Automated Access Etiquette