VirtualBox

Changeset 5605 in vbox for trunk/src/VBox/Devices


Ignore:
Timestamp:
Nov 1, 2007 4:09:26 PM (17 years ago)
Author:
vboxsync
svn:sync-xref-src-repo-rev:
25895
Message:

BIT => RT_BIT, BIT64 => RT_BIT_64. BIT() is defined in Linux 2.6.24

Location:
trunk/src/VBox/Devices
Files:
7 edited

Legend:

Unmodified
Added
Removed

  • trunk/src/VBox/Devices/Audio/DevIchAc97.cpp

    r5097 r5605  
    8080#undef  SOFT_VOLUME
    8181#endif
    82 #define SR_FIFOE BIT(4)          /* rwc, fifo error */
    83 #define SR_BCIS  BIT(3)          /* rwc, buffer completion interrupt status */
    84 #define SR_LVBCI BIT(2)          /* rwc, last valid buffer completion interrupt */
    85 #define SR_CELV  BIT(1)          /* ro, current equals last valid */
    86 #define SR_DCH   BIT(0)          /* ro, controller halted */
    87 #define SR_VALID_MASK (BIT(5) - 1)
     82#define SR_FIFOE RT_BIT(4)          /* rwc, fifo error */
     83#define SR_BCIS  RT_BIT(3)          /* rwc, buffer completion interrupt status */
     84#define SR_LVBCI RT_BIT(2)          /* rwc, last valid buffer completion interrupt */
     85#define SR_CELV  RT_BIT(1)          /* ro, current equals last valid */
     86#define SR_DCH   RT_BIT(0)          /* ro, controller halted */
     87#define SR_VALID_MASK (RT_BIT(5) - 1)
    8888#define SR_WCLEAR_MASK (SR_FIFOE | SR_BCIS | SR_LVBCI)
    8989#define SR_RO_MASK (SR_DCH | SR_CELV)
    9090#define SR_INT_MASK (SR_FIFOE | SR_BCIS | SR_LVBCI)
    9191
    92 #define CR_IOCE  BIT(4)         /* rw */
    93 #define CR_FEIE  BIT(3)         /* rw */
    94 #define CR_LVBIE BIT(2)         /* rw */
    95 #define CR_RR    BIT(1)         /* rw */
    96 #define CR_RPBM  BIT(0)         /* rw */
    97 #define CR_VALID_MASK (BIT(5) - 1)
     92#define CR_IOCE  RT_BIT(4)         /* rw */
     93#define CR_FEIE  RT_BIT(3)         /* rw */
     94#define CR_LVBIE RT_BIT(2)         /* rw */
     95#define CR_RR    RT_BIT(1)         /* rw */
     96#define CR_RPBM  RT_BIT(0)         /* rw */
     97#define CR_VALID_MASK (RT_BIT(5) - 1)
    9898#define CR_DONT_CLEAR_MASK (CR_IOCE | CR_FEIE | CR_LVBIE)
    9999
    100100#define GC_WR    4              /* rw */
    101101#define GC_CR    2              /* rw */
    102 #define GC_VALID_MASK (BIT(6) - 1)
    103 
    104 #define GS_MD3   BIT(17)        /* rw */
    105 #define GS_AD3   BIT(16)        /* rw */
    106 #define GS_RCS   BIT(15)        /* rwc */
    107 #define GS_B3S12 BIT(14)        /* ro */
    108 #define GS_B2S12 BIT(13)        /* ro */
    109 #define GS_B1S12 BIT(12)        /* ro */
    110 #define GS_S1R1  BIT(11)        /* rwc */
    111 #define GS_S0R1  BIT(10)        /* rwc */
    112 #define GS_S1CR  BIT(9)         /* ro */
    113 #define GS_S0CR  BIT(8)         /* ro */
    114 #define GS_MINT  BIT(7)         /* ro */
    115 #define GS_POINT BIT(6)         /* ro */
    116 #define GS_PIINT BIT(5)         /* ro */
    117 #define GS_RSRVD (BIT(4)|BIT(3))
    118 #define GS_MOINT BIT(2)         /* ro */
    119 #define GS_MIINT BIT(1)         /* ro */
    120 #define GS_GSCI  BIT(0)         /* rwc */
     102#define GC_VALID_MASK (RT_BIT(6) - 1)
     103
     104#define GS_MD3   RT_BIT(17)        /* rw */
     105#define GS_AD3   RT_BIT(16)        /* rw */
     106#define GS_RCS   RT_BIT(15)        /* rwc */
     107#define GS_B3S12 RT_BIT(14)        /* ro */
     108#define GS_B2S12 RT_BIT(13)        /* ro */
     109#define GS_B1S12 RT_BIT(12)        /* ro */
     110#define GS_S1R1  RT_BIT(11)        /* rwc */
     111#define GS_S0R1  RT_BIT(10)        /* rwc */
     112#define GS_S1CR  RT_BIT(9)         /* ro */
     113#define GS_S0CR  RT_BIT(8)         /* ro */
     114#define GS_MINT  RT_BIT(7)         /* ro */
     115#define GS_POINT RT_BIT(6)         /* ro */
     116#define GS_PIINT RT_BIT(5)         /* ro */
     117#define GS_RSRVD (RT_BIT(4)|RT_BIT(3))
     118#define GS_MOINT RT_BIT(2)         /* ro */
     119#define GS_MIINT RT_BIT(1)         /* ro */
     120#define GS_GSCI  RT_BIT(0)         /* rwc */
    121121#define GS_RO_MASK (GS_B3S12|                   \
    122122                    GS_B2S12|                   \
    … …  
    130130                    GS_MOINT|                   \
    131131                    GS_MIINT)
    132 #define GS_VALID_MASK (BIT(18) - 1)
     132#define GS_VALID_MASK (RT_BIT(18) - 1)
    133133#define GS_WCLEAR_MASK (GS_RCS|GS_S1R1|GS_S0R1|GS_GSCI)
    134134
    135135/** Buffer Descriptor */
    136 #define BD_IOC BIT(31)          /* Interrupt on Completion */
    137 #define BD_BUP BIT(30)          /* Buffer Underrun Policy */
     136#define BD_IOC RT_BIT(31)          /* Interrupt on Completion */
     137#define BD_BUP RT_BIT(30)          /* Buffer Underrun Policy */
    138138
    139139#define EACS_VRA 1
    … …  
    213213enum
    214214{
    215     BUP_SET  = BIT(0),
    216     BUP_LAST = BIT(1)
     215    BUP_SET  = RT_BIT(0),
     216    BUP_LAST = RT_BIT(1)
    217217};
    218218
    … …  
    513513     *  Linux ALSA depends on this behavior.
    514514     */
    515     if (val & BIT(5))
    516         val |= BIT(4) | BIT(3) | BIT(2) | BIT(1) | BIT(0);
    517     if (val & BIT(13))
    518         val |= BIT(12) | BIT(11) | BIT(10) | BIT(9) | BIT(8);
     515    if (val & RT_BIT(5))
     516        val |= RT_BIT(4) | RT_BIT(3) | RT_BIT(2) | RT_BIT(1) | RT_BIT(0);
     517    if (val & RT_BIT(13))
     518        val |= RT_BIT(12) | RT_BIT(11) | RT_BIT(10) | RT_BIT(9) | RT_BIT(8);
    519519#endif
    520520

  • trunk/src/VBox/Devices/Network/DevPCNet.cpp

    r5569 r5605  
    18921892    pData->cLinkDownReported++;
    18931893    pTmd->tmd2.lcar = pTmd->tmd1.err = 1;
    1894     pData->aCSR[0] |= BIT(15) | BIT(13); /* ERR | CERR */
     1894    pData->aCSR[0] |= RT_BIT(15) | RT_BIT(13); /* ERR | CERR */
    18951895    pData->Led.Asserted.s.fError = pData->Led.Actual.s.fError = 1;
    18961896    Log(("#%d pcnetTransmit: Signaling send error. swstyle=%#x\n",
    … …  
    19051905    /* make carrier error - hope this is correct. */
    19061906    pTmd->tmd2.lcar = pTmd->tmd1.err = 1;
    1907     pData->aCSR[0] |= BIT(15) | BIT(13); /* ERR | CERR */
     1907    pData->aCSR[0] |= RT_BIT(15) | RT_BIT(13); /* ERR | CERR */
    19081908    pData->Led.Asserted.s.fError = pData->Led.Actual.s.fError = 1;
    19091909    Log(("#%d pcnetTransmit: Signaling send error. swstyle=%#x\n",
    … …  
    34733473            Log(("#%d pcnetTimerRestore: Clearing ERR and CERR after load. cLinkDownReported=%d\n",
    34743474                 pDevIns->iInstance, pData->cLinkDownReported));
    3475             pData->aCSR[0] &= ~(BIT(15) | BIT(13)); /* ERR | CERR - probably not 100% correct either... */
     3475            pData->aCSR[0] &= ~(RT_BIT(15) | RT_BIT(13)); /* ERR | CERR - probably not 100% correct either... */
    34763476            pData->Led.Actual.s.fError = 0;
    34773477        }
    … …  
    36243624                    "CSR3=%#06x: BSWP=%d EMBA=%d DXMT2PD=%d LAPPEN=%d DXSUFLO=%d IDONM=%d TINTM=%d RINTM=%d MERRM=%d MISSM=%d BABLM=%d\n",
    36253625                    pData->aCSR[3],
    3626                     !!(pData->aCSR[3] & BIT(2)), !!(pData->aCSR[3] & BIT(3)), !!(pData->aCSR[3] & BIT(4)), CSR_LAPPEN(pData),
    3627                     CSR_DXSUFLO(pData), !!(pData->aCSR[3] & BIT(8)), !!(pData->aCSR[3] & BIT(9)), !!(pData->aCSR[3] & BIT(10)),
    3628                     !!(pData->aCSR[3] & BIT(11)), !!(pData->aCSR[3] & BIT(12)), !!(pData->aCSR[3] & BIT(14)));
     3626                    !!(pData->aCSR[3] & RT_BIT(2)), !!(pData->aCSR[3] & RT_BIT(3)), !!(pData->aCSR[3] & RT_BIT(4)), CSR_LAPPEN(pData),
     3627                    CSR_DXSUFLO(pData), !!(pData->aCSR[3] & RT_BIT(8)), !!(pData->aCSR[3] & RT_BIT(9)), !!(pData->aCSR[3] & RT_BIT(10)),
     3628                    !!(pData->aCSR[3] & RT_BIT(11)), !!(pData->aCSR[3] & RT_BIT(12)), !!(pData->aCSR[3] & RT_BIT(14)));
    36293629
    36303630    pHlp->pfnPrintf(pHlp,
    … …  
    36323632                    "              MFCOM=%d MFCO=%d ASTRP_RCV=%d APAD_XMT=%d DPOLL=%d TIMER=%d EMAPLUS=%d EN124=%d\n",
    36333633                    pData->aCSR[4],
    3634                     !!(pData->aCSR[4] & BIT( 0)), !!(pData->aCSR[4] & BIT( 1)), !!(pData->aCSR[4] & BIT( 2)), !!(pData->aCSR[4] & BIT( 3)),
    3635                     !!(pData->aCSR[4] & BIT( 4)), !!(pData->aCSR[4] & BIT( 5)), !!(pData->aCSR[4] & BIT( 6)), !!(pData->aCSR[4] & BIT( 7)),
    3636                     !!(pData->aCSR[4] & BIT( 8)), !!(pData->aCSR[4] & BIT( 9)), !!(pData->aCSR[4] & BIT(10)), !!(pData->aCSR[4] & BIT(11)),
    3637                     !!(pData->aCSR[4] & BIT(12)), !!(pData->aCSR[4] & BIT(13)), !!(pData->aCSR[4] & BIT(14)), !!(pData->aCSR[4] & BIT(15)));
     3634                    !!(pData->aCSR[4] & RT_BIT( 0)), !!(pData->aCSR[4] & RT_BIT( 1)), !!(pData->aCSR[4] & RT_BIT( 2)), !!(pData->aCSR[4] & RT_BIT( 3)),
     3635                    !!(pData->aCSR[4] & RT_BIT( 4)), !!(pData->aCSR[4] & RT_BIT( 5)), !!(pData->aCSR[4] & RT_BIT( 6)), !!(pData->aCSR[4] & RT_BIT( 7)),
     3636                    !!(pData->aCSR[4] & RT_BIT( 8)), !!(pData->aCSR[4] & RT_BIT( 9)), !!(pData->aCSR[4] & RT_BIT(10)), !!(pData->aCSR[4] & RT_BIT(11)),
     3637                    !!(pData->aCSR[4] & RT_BIT(12)), !!(pData->aCSR[4] & RT_BIT(13)), !!(pData->aCSR[4] & RT_BIT(14)), !!(pData->aCSR[4] & RT_BIT(15)));
    36383638
    36393639    pHlp->pfnPrintf(pHlp,
    … …  
    36683668                    "              MENDECL=%d DAPC=%d DLNKTST=%d DRCVPV=%d DRCVBC=%d PROM=%d\n",
    36693669                    pData->aCSR[15],
    3670                     !!(pData->aCSR[15] & BIT( 0)), !!(pData->aCSR[15] & BIT( 1)), !!(pData->aCSR[15] & BIT( 2)), !!(pData->aCSR[15] & BIT( 3)),
    3671                     !!(pData->aCSR[15] & BIT( 4)), !!(pData->aCSR[15] & BIT( 5)), !!(pData->aCSR[15] & BIT( 6)),   (pData->aCSR[15] >> 7) & 3,
    3672                                                    !!(pData->aCSR[15] & BIT( 9)), !!(pData->aCSR[15] & BIT(10)), !!(pData->aCSR[15] & BIT(11)),
    3673                     !!(pData->aCSR[15] & BIT(12)), !!(pData->aCSR[15] & BIT(13)), !!(pData->aCSR[15] & BIT(14)), !!(pData->aCSR[15] & BIT(15)));
     3670                    !!(pData->aCSR[15] & RT_BIT( 0)), !!(pData->aCSR[15] & RT_BIT( 1)), !!(pData->aCSR[15] & RT_BIT( 2)), !!(pData->aCSR[15] & RT_BIT( 3)),
     3671                    !!(pData->aCSR[15] & RT_BIT( 4)), !!(pData->aCSR[15] & RT_BIT( 5)), !!(pData->aCSR[15] & RT_BIT( 6)),   (pData->aCSR[15] >> 7) & 3,
     3672                                                   !!(pData->aCSR[15] & RT_BIT( 9)), !!(pData->aCSR[15] & RT_BIT(10)), !!(pData->aCSR[15] & RT_BIT(11)),
     3673                    !!(pData->aCSR[15] & RT_BIT(12)), !!(pData->aCSR[15] & RT_BIT(13)), !!(pData->aCSR[15] & RT_BIT(14)), !!(pData->aCSR[15] & RT_BIT(15)));
    36743674
    36753675    pHlp->pfnPrintf(pHlp,
    … …  
    36903690                    : (pData->aCSR[58] & 0x7f) == 3 ? "PCNet-PCI II controller"
    36913691                    : "!!reserved!!",
    3692                     !!(pData->aCSR[58] & BIT(8)), !!(pData->aCSR[58] & BIT(9)), !!(pData->aCSR[58] & BIT(10)));
     3692                    !!(pData->aCSR[58] & RT_BIT(8)), !!(pData->aCSR[58] & RT_BIT(9)), !!(pData->aCSR[58] & RT_BIT(10)));
    36933693
    36943694    pHlp->pfnPrintf(pHlp,
    … …  
    36983698    pHlp->pfnPrintf(pHlp,
    36993699                    "CSR122=%04RX32: RCVALGN=%04x (Receive Frame Align)\n",
    3700                     pData->aCSR[122], !!(pData->aCSR[122] & BIT(0)));
     3700                    pData->aCSR[122], !!(pData->aCSR[122] & RT_BIT(0)));
    37013701
    37023702    pHlp->pfnPrintf(pHlp,
    37033703                    "CSR124=%04RX32: RPA=%04x (Runt Packet Accept)\n",
    3704                     pData->aCSR[122], !!(pData->aCSR[122] & BIT(3)));
     3704                    pData->aCSR[122], !!(pData->aCSR[122] & RT_BIT(3)));
    37053705
    37063706
    … …  
    39353935        pData->fLinkTempDown = true;
    39363936        pData->cLinkDownReported = 0;
    3937         pData->aCSR[0] |= BIT(15) | BIT(13); /* ERR | CERR (this is probably wrong) */
     3937        pData->aCSR[0] |= RT_BIT(15) | RT_BIT(13); /* ERR | CERR (this is probably wrong) */
    39383938        pData->Led.Asserted.s.fError = pData->Led.Actual.s.fError = 1;
    39393939        return TMTimerSetMillies(pData->pTimerRestore, 5000);
    … …  
    41004100        {
    41014101            /* connect */
    4102             pData->aCSR[0] &= ~(BIT(15) | BIT(13)); /* ERR | CERR - probably not 100% correct either... */
     4102            pData->aCSR[0] &= ~(RT_BIT(15) | RT_BIT(13)); /* ERR | CERR - probably not 100% correct either... */
    41034103            pData->Led.Actual.s.fError = 0;
    41044104        }
    … …  
    41074107            /* disconnect */
    41084108            pData->cLinkDownReported = 0;
    4109             pData->aCSR[0] |= BIT(15) | BIT(13); /* ERR | CERR (this is probably wrong) */
     4109            pData->aCSR[0] |= RT_BIT(15) | RT_BIT(13); /* ERR | CERR (this is probably wrong) */
    41104110            pData->Led.Asserted.s.fError = pData->Led.Actual.s.fError = 1;
    41114111        }

  • trunk/src/VBox/Devices/PC/DevACPI.cpp

    r4787 r5605  
    6565
    6666/* PM1x status register bits */
    67 #define TMR_STS         BIT(0)
    68 #define RSR1_STS        (BIT(1) | BIT(2) | BIT(3))
    69 #define BM_STS          BIT(4)
    70 #define GBL_STS         BIT(5)
    71 #define RSR2_STS        (BIT(6) | BIT(7))
    72 #define PWRBTN_STS      BIT(8)
    73 #define SLPBTN_STS      BIT(9)
    74 #define RTC_STS         BIT(10)
    75 #define IGN_STS         BIT(11)
    76 #define RSR3_STS        (BIT(12) | BIT(13) | BIT(14))
    77 #define WAK_STS         BIT(15)
     67#define TMR_STS         RT_BIT(0)
     68#define RSR1_STS        (RT_BIT(1) | RT_BIT(2) | RT_BIT(3))
     69#define BM_STS          RT_BIT(4)
     70#define GBL_STS         RT_BIT(5)
     71#define RSR2_STS        (RT_BIT(6) | RT_BIT(7))
     72#define PWRBTN_STS      RT_BIT(8)
     73#define SLPBTN_STS      RT_BIT(9)
     74#define RTC_STS         RT_BIT(10)
     75#define IGN_STS         RT_BIT(11)
     76#define RSR3_STS        (RT_BIT(12) | RT_BIT(13) | RT_BIT(14))
     77#define WAK_STS         RT_BIT(15)
    7878#define RSR_STS         (RSR1_STS | RSR2_STS | RSR3_STS)
    7979
    8080/* PM1x enable register bits */
    81 #define TMR_EN          BIT(0)
    82 #define RSR1_EN         (BIT(1) | BIT(2) | BIT(3) | BIT(4))
    83 #define GBL_EN          BIT(5)
    84 #define RSR2_EN         (BIT(6) | BIT(7))
    85 #define PWRBTN_EN       BIT(8)
    86 #define SLPBTN_EN       BIT(9)
    87 #define RTC_EN          BIT(10)
    88 #define RSR3_EN         (BIT(11) | BIT(12) | BIT(13) | BIT(14) | BIT(15))
     81#define TMR_EN          RT_BIT(0)
     82#define RSR1_EN         (RT_BIT(1) | RT_BIT(2) | RT_BIT(3) | RT_BIT(4))
     83#define GBL_EN          RT_BIT(5)
     84#define RSR2_EN         (RT_BIT(6) | RT_BIT(7))
     85#define PWRBTN_EN       RT_BIT(8)
     86#define SLPBTN_EN       RT_BIT(9)
     87#define RTC_EN          RT_BIT(10)
     88#define RSR3_EN         (RT_BIT(11) | RT_BIT(12) | RT_BIT(13) | RT_BIT(14) | RT_BIT(15))
    8989#define RSR_EN          (RSR1_EN | RSR2_EN | RSR3_EN)
    9090#define IGN_EN          0
    9191
    9292/* PM1x control register bits */
    93 #define SCI_EN          BIT(0)
    94 #define BM_RLD          BIT(1)
    95 #define GBL_RLS         BIT(2)
    96 #define RSR1_CNT        (BIT(3) | BIT(4) | BIT(5) | BIT(6) | BIT(7) | BIT(8))
    97 #define IGN_CNT         BIT(9)
     93#define SCI_EN          RT_BIT(0)
     94#define BM_RLD          RT_BIT(1)
     95#define GBL_RLS         RT_BIT(2)
     96#define RSR1_CNT        (RT_BIT(3) | RT_BIT(4) | RT_BIT(5) | RT_BIT(6) | RT_BIT(7) | RT_BIT(8))
     97#define IGN_CNT         RT_BIT(9)
    9898#define SLP_TYPx_SHIFT  10
    9999#define SLP_TYPx_MASK    7
    100 #define SLP_EN          BIT(13)
    101 #define RSR2_CNT        (BIT(14) | BIT(15))
     100#define SLP_EN          RT_BIT(13)
     101#define RSR2_CNT        (RT_BIT(14) | RT_BIT(15))
    102102#define RSR_CNT         (RSR1_CNT | RSR2_CNT)
    103103
    104 #define GPE0_BATTERY_INFO_CHANGED BIT (0)
     104#define GPE0_BATTERY_INFO_CHANGED RT_BIT(0)
    105105
    106106enum
    … …  
    139139#define BAT_TECH_SECONDARY                      2
    140140
    141 #define BAT_STATUS_DISCHARGING_MASK             BIT (0)
    142 #define BAT_STATUS_CHARGING_MASK                BIT (1)
    143 #define BAT_STATUS_CRITICAL_MASK                BIT (2)
    144 
    145 #define STA_DEVICE_PRESENT_MASK                 BIT (0)
    146 #define STA_DEVICE_ENABLED_MASK                 BIT (1)
    147 #define STA_DEVICE_SHOW_IN_UI_MASK              BIT (2)
    148 #define STA_DEVICE_FUNCTIONING_PROPERLY_MASK    BIT (3)
    149 #define STA_BATTERY_PRESENT_MASK                BIT (4)
     141#define BAT_STATUS_DISCHARGING_MASK             RT_BIT(0)
     142#define BAT_STATUS_CHARGING_MASK                RT_BIT(1)
     143#define BAT_STATUS_CRITICAL_MASK                RT_BIT(2)
     144
     145#define STA_DEVICE_PRESENT_MASK                 RT_BIT(0)
     146#define STA_DEVICE_ENABLED_MASK                 RT_BIT(1)
     147#define STA_DEVICE_SHOW_IN_UI_MASK              RT_BIT(2)
     148#define STA_DEVICE_FUNCTIONING_PROPERLY_MASK    RT_BIT(3)
     149#define STA_BATTERY_PRESENT_MASK                RT_BIT(4)
    150150
    151151struct ACPIState
    … …  
    309309    uint8_t             u8Century;              /**< RTC CMOS RAM index of century */
    310310    uint16_t            u16IAPCBOOTARCH;        /**< IA-PC boot architecture flags */
    311 #define IAPC_BOOT_ARCH_LEGACY_DEV       BIT(0)  /**< legacy devices present such as LPT
     311#define IAPC_BOOT_ARCH_LEGACY_DEV       RT_BIT(0)  /**< legacy devices present such as LPT
    312312                                                     (COM too?) */
    313 #define IAPC_BOOT_ARCH_8042             BIT(1)  /**< legacy keyboard device present */
    314 #define IAPC_BOOT_ARCH_NO_VGA           BIT(2)  /**< VGA not present */
     313#define IAPC_BOOT_ARCH_8042             RT_BIT(1)  /**< legacy keyboard device present */
     314#define IAPC_BOOT_ARCH_NO_VGA           RT_BIT(2)  /**< VGA not present */
    315315    uint8_t             u8Must0_0;              /**< must be 0 */
    316316    uint32_t            u32Flags;               /**< fixed feature flags */
    317 #define FADT_FL_WBINVD                  BIT(0)  /**< emulation of WBINVD available */
    318 #define FADT_FL_WBINVD_FLUSH            BIT(1)
    319 #define FADT_FL_PROC_C1                 BIT(2)  /**< 1=C1 supported on all processors */
    320 #define FADT_FL_P_LVL2_UP               BIT(3)  /**< 1=C2 works on SMP and UNI systems */
    321 #define FADT_FL_PWR_BUTTON              BIT(4)  /**< 1=power button handled as ctrl method dev */
    322 #define FADT_FL_SLP_BUTTON              BIT(5)  /**< 1=sleep button handled as ctrl method dev */
    323 #define FADT_FL_FIX_RTC                 BIT(6)  /**< 0=RTC wake status in fixed register */
    324 #define FADT_FL_RTC_S4                  BIT(7)  /**< 1=RTC can wake system from S4 */
    325 #define FADT_FL_TMR_VAL_EXT             BIT(8)  /**< 1=TMR_VAL implemented as 32 bit */
    326 #define FADT_FL_DCK_CAP                 BIT(9)  /**< 0=system cannot support docking */
    327 #define FADT_FL_RESET_REG_SUP           BIT(10) /**< 1=system supports system resets */
    328 #define FADT_FL_SEALED_CASE             BIT(11) /**< 1=case is sealed */
    329 #define FADT_FL_HEADLESS                BIT(12) /**< 1=system cannot detect moni/keyb/mouse */
    330 #define FADT_FL_CPU_SW_SLP              BIT(13)
    331 #define FADT_FL_PCI_EXT_WAK             BIT(14) /**< 1=system supports PCIEXP_WAKE_STS */
    332 #define FADT_FL_USE_PLATFORM_CLOCK      BIT(15) /**< 1=system has ACPI PM timer */
    333 #define FADT_FL_S4_RTC_STS_VALID        BIT(16) /**< 1=RTC_STS flag is valid when waking from S4 */
    334 #define FADT_FL_REMOVE_POWER_ON_CAPABLE BIT(17) /**< 1=platform can remote power on */
    335 #define FADT_FL_FORCE_APIC_CLUSTER_MODEL  BIT(18)
    336 #define FADT_FL_FORCE_APIC_PHYS_DEST_MODE BIT(19)
     317#define FADT_FL_WBINVD                  RT_BIT(0)  /**< emulation of WBINVD available */
     318#define FADT_FL_WBINVD_FLUSH            RT_BIT(1)
     319#define FADT_FL_PROC_C1                 RT_BIT(2)  /**< 1=C1 supported on all processors */
     320#define FADT_FL_P_LVL2_UP               RT_BIT(3)  /**< 1=C2 works on SMP and UNI systems */
     321#define FADT_FL_PWR_BUTTON              RT_BIT(4)  /**< 1=power button handled as ctrl method dev */
     322#define FADT_FL_SLP_BUTTON              RT_BIT(5)  /**< 1=sleep button handled as ctrl method dev */
     323#define FADT_FL_FIX_RTC                 RT_BIT(6)  /**< 0=RTC wake status in fixed register */
     324#define FADT_FL_RTC_S4                  RT_BIT(7)  /**< 1=RTC can wake system from S4 */
     325#define FADT_FL_TMR_VAL_EXT             RT_BIT(8)  /**< 1=TMR_VAL implemented as 32 bit */
     326#define FADT_FL_DCK_CAP                 RT_BIT(9)  /**< 0=system cannot support docking */
     327#define FADT_FL_RESET_REG_SUP           RT_BIT(10) /**< 1=system supports system resets */
     328#define FADT_FL_SEALED_CASE             RT_BIT(11) /**< 1=case is sealed */
     329#define FADT_FL_HEADLESS                RT_BIT(12) /**< 1=system cannot detect moni/keyb/mouse */
     330#define FADT_FL_CPU_SW_SLP              RT_BIT(13)
     331#define FADT_FL_PCI_EXT_WAK             RT_BIT(14) /**< 1=system supports PCIEXP_WAKE_STS */
     332#define FADT_FL_USE_PLATFORM_CLOCK      RT_BIT(15) /**< 1=system has ACPI PM timer */
     333#define FADT_FL_S4_RTC_STS_VALID        RT_BIT(16) /**< 1=RTC_STS flag is valid when waking from S4 */
     334#define FADT_FL_REMOVE_POWER_ON_CAPABLE RT_BIT(17) /**< 1=platform can remote power on */
     335#define FADT_FL_FORCE_APIC_CLUSTER_MODEL  RT_BIT(18)
     336#define FADT_FL_FORCE_APIC_PHYS_DEST_MODE RT_BIT(19)
    337337    ACPIGENADDR         ResetReg;               /**< ext addr of reset register */
    338338    uint8_t             u8ResetVal;             /**< ResetReg value to reset the system */

  • trunk/src/VBox/Devices/PC/DevPcBios.cpp

    r5170 r5605  
    454454        default:u32 = 0;    break;      /* floppy not installed. */
    455455    }
    456     u32 |= BIT(1);                      /* math coprocessor installed  */
    457     u32 |= BIT(2);                      /* keyboard enabled (or mouse?) */
    458     u32 |= BIT(3);                      /* display enabled (monitory type is 0, i.e. vga) */
     456    u32 |= RT_BIT(1);                      /* math coprocessor installed  */
     457    u32 |= RT_BIT(2);                      /* keyboard enabled (or mouse?) */
     458    u32 |= RT_BIT(3);                      /* display enabled (monitory type is 0, i.e. vga) */
    459459    pcbiosCmosWrite(pDevIns, 0x14, u32);                                        /* 14h - Equipment Byte */
    460460
    … …  
    761761    STRCPY(pszStr, "12/01/2006");
    762762    pBIOSInf->u8ROMSize          = 1; /* 128K */
    763     pBIOSInf->u64Characteristics = BIT(4)   /* ISA is supported */
    764                                  | BIT(7)   /* PCI is supported */
    765                                  | BIT(15)  /* Boot from CD is supported */
    766                                  | BIT(16)  /* Selectable Boot is supported */
    767                                  | BIT(27)  /* Int 9h, 8042 Keyboard services supported */
    768                                  | BIT(30)  /* Int 10h, CGA/Mono Video Services supported */
     763    pBIOSInf->u64Characteristics = RT_BIT(4)   /* ISA is supported */
     764                                 | RT_BIT(7)   /* PCI is supported */
     765                                 | RT_BIT(15)  /* Boot from CD is supported */
     766                                 | RT_BIT(16)  /* Selectable Boot is supported */
     767                                 | RT_BIT(27)  /* Int 9h, 8042 Keyboard services supported */
     768                                 | RT_BIT(30)  /* Int 10h, CGA/Mono Video Services supported */
    769769                                 /* any more?? */
    770770                                 ;
    771     pBIOSInf->u8CharacteristicsByte1 = BIT(0)   /* ACPI is supported */
     771    pBIOSInf->u8CharacteristicsByte1 = RT_BIT(0)   /* ACPI is supported */
    772772                                     /* any more?? */
    773773                                     ;

  • trunk/src/VBox/Devices/Storage/VBoxHDD-new.cpp

    r5157 r5605  
    6161 * uModified bit flags.
    6262 */
    63 #define VD_IMAGE_MODIFIED_FLAG                  BIT(0)
    64 #define VD_IMAGE_MODIFIED_FIRST                 BIT(1)
    65 #define VD_IMAGE_MODIFIED_DISABLE_UUID_UPDATE   BIT(2)
     63#define VD_IMAGE_MODIFIED_FLAG                  RT_BIT(0)
     64#define VD_IMAGE_MODIFIED_FIRST                 RT_BIT(1)
     65#define VD_IMAGE_MODIFIED_DISABLE_UUID_UPDATE   RT_BIT(2)
    6666
    6767

  • trunk/src/VBox/Devices/Storage/VDICore.h

    r4071 r5605  
    422422 * fModified bit flags.
    423423 */
    424 #define VDI_IMAGE_MODIFIED_FLAG                 BIT(0)
    425 #define VDI_IMAGE_MODIFIED_FIRST                BIT(1)
    426 #define VDI_IMAGE_MODIFIED_DISABLE_UUID_UPDATE  BIT(2)
     424#define VDI_IMAGE_MODIFIED_FLAG                 RT_BIT(0)
     425#define VDI_IMAGE_MODIFIED_FIRST                RT_BIT(1)
     426#define VDI_IMAGE_MODIFIED_DISABLE_UUID_UPDATE  RT_BIT(2)
    427427
    428428/**

  • trunk/src/VBox/Devices/Storage/fdc.c

    r4787 r5605  
    789789    /* bit4: 0 = drive 0 motor off/1 = on */
    790790    if (drv0(fdctrl)->drflags & FDRIVE_MOTOR_ON)
    791         retval |= BIT(4);
     791        retval |= RT_BIT(4);
    792792    /* bit5: 0 = drive 1 motor off/1 = on */
    793793    if (drv1(fdctrl)->drflags & FDRIVE_MOTOR_ON)
    794         retval |= BIT(5);
     794        retval |= RT_BIT(5);
    795795#endif
    796796    /* DMA enable */
Note: See TracChangeset for help on using the changeset viewer.

© 2025 Oracle Support Privacy / Do Not Sell My Info Terms of Use Trademark Policy Automated Access Etiquette