VirtualBox

Changeset 70606 in vbox for trunk/src/VBox/VMM


Ignore:
Timestamp:
Jan 16, 2018 7:05:36 PM (7 years ago)
Author:
vboxsync
Message:

updates (bugref:9087)

Location:
trunk
Files:
7 edited

Legend:

Unmodified
Added
Removed

  • trunk

    • Property svn:mergeinfo

      •  

        old new  
        88/branches/VBox-5.0:104445,104938,104943,104950,104952-104953,104987-104988,104990,106453
        99/branches/VBox-5.1:112367,115992,116543,116550,116568,116573
         10/branches/VBox-5.2:120083,120099,120213,120221,120239
        1011/branches/andy/draganddrop:90781-91268
        1112/branches/andy/guestctrl20:78916,78930

  • trunk/src/VBox

    • Property svn:mergeinfo

      •  

        old new  
        88/branches/VBox-5.0/src/VBox:104938,104943,104950,104987-104988,104990,106453
        99/branches/VBox-5.1/src/VBox:112367,116543,116550,116568,116573
         10/branches/VBox-5.2/src/VBox:120083,120099,120213,120221,120239
        1011/branches/andy/draganddrop/src/VBox:90781-91268
        1112/branches/andy/guestctrl20/src/VBox:78916,78930

  • trunk/src/VBox/VMM/VMMR0/HMR0A.asm

    r69221 r70606  
    4949; Use define because I'm too lazy to convert the struct.
    5050%define XMM_OFF_IN_X86FXSTATE   160
     51
     52;; Spectre filler for 32-bit mode.
     53; Some user space address that points to a 4MB page boundrary in hope that it
     54; will somehow make it less useful.
     55%define SPECTRE_FILLER32        0x227fffff
     56;; Spectre filler for 64-bit mode.
     57; Choosen to be an invalid address (also with 5 level paging).
     58%define SPECTRE_FILLER64        0x02204204207fffff
     59;; Spectre filler for the current CPU mode.
     60%ifdef RT_ARCH_AMD64
     61 %define SPECTRE_FILLER         SPECTRE_FILLER64
     62%else
     63 %define SPECTRE_FILLER         SPECTRE_FILLER32
     64%endif
    5165
    5266;;
    … …  
    224238 %define MYPOPSEGS      MYPOPSEGS32
    225239%endif
     240
     241;;
     242; Creates an indirect branch prediction barrier on CPUs that need and supports that.
     243; @clobbers eax, edx, ecx
     244; @param    1   How to address CPUMCTX.
     245; @param    2   Which flag to test for (CPUMCTX_WSF_IBPB_ENTRY or CPUMCTX_WSF_IBPB_EXIT)
     246%macro INDIRECT_BRANCH_PREDICTION_BARRIER 2
     247    test    byte [%1 + CPUMCTX.fWorldSwitcher], %2
     248    jz      %%no_indirect_branch_barrier
     249    mov     ecx, MSR_IA32_PRED_CMD
     250    mov     eax, MSR_IA32_PRED_CMD_F_IBPB
     251    xor     edx, edx
     252    wrmsr
     253%%no_indirect_branch_barrier:
     254%endmacro
    226255
    227256
    … …  
    11851214
    11861215    mov     [ss:xDI + CPUMCTX.eax], eax
     1216    mov     xAX, SPECTRE_FILLER
    11871217    mov     [ss:xDI + CPUMCTX.ebx], ebx
     1218    mov     xBX, xAX
    11881219    mov     [ss:xDI + CPUMCTX.ecx], ecx
     1220    mov     xCX, xAX
    11891221    mov     [ss:xDI + CPUMCTX.edx], edx
     1222    mov     xDX, xAX
    11901223    mov     [ss:xDI + CPUMCTX.esi], esi
     1224    mov     xSI, xAX
    11911225    mov     [ss:xDI + CPUMCTX.ebp], ebp
     1226    mov     xBP, xAX
    11921227    mov     xAX, cr2
    11931228    mov     [ss:xDI + CPUMCTX.cr2], xAX
    … …  
    11991234    pop     dword [ss:xDI + CPUMCTX.edi]        ; The guest edi we pushed above.
    12001235 %endif
     1236
     1237    ; Fight spectre.
     1238    INDIRECT_BRANCH_PREDICTION_BARRIER ss:xDI, CPUMCTX_WSF_IBPB_EXIT
    12011239
    12021240 %ifndef VMX_SKIP_TR
    … …  
    14161454    ; Don't mess with ESP anymore!!!
    14171455
     1456    ; Fight spectre.
     1457    INDIRECT_BRANCH_PREDICTION_BARRIER xSI, CPUMCTX_WSF_IBPB_ENTRY
     1458
    14181459    ; Load guest general purpose registers.
    14191460    mov     eax, [xSI + CPUMCTX.eax]
    … …  
    14901531
    14911532    mov     qword [xDI + CPUMCTX.eax], rax
     1533    mov     rax, SPECTRE_FILLER64
    14921534    mov     qword [xDI + CPUMCTX.ebx], rbx
     1535    mov     rbx, rax
    14931536    mov     qword [xDI + CPUMCTX.ecx], rcx
     1537    mov     rcx, rax
    14941538    mov     qword [xDI + CPUMCTX.edx], rdx
     1539    mov     rdx, rax
    14951540    mov     qword [xDI + CPUMCTX.esi], rsi
     1541    mov     rsi, rax
    14961542    mov     qword [xDI + CPUMCTX.ebp], rbp
     1543    mov     rbp, rax
    14971544    mov     qword [xDI + CPUMCTX.r8],  r8
     1545    mov     r8, rax
    14981546    mov     qword [xDI + CPUMCTX.r9],  r9
     1547    mov     r9, rax
    14991548    mov     qword [xDI + CPUMCTX.r10], r10
     1549    mov     r10, rax
    15001550    mov     qword [xDI + CPUMCTX.r11], r11
     1551    mov     r11, rax
    15011552    mov     qword [xDI + CPUMCTX.r12], r12
     1553    mov     r12, rax
    15021554    mov     qword [xDI + CPUMCTX.r13], r13
     1555    mov     r13, rax
    15031556    mov     qword [xDI + CPUMCTX.r14], r14
     1557    mov     r14, rax
    15041558    mov     qword [xDI + CPUMCTX.r15], r15
     1559    mov     r15, rax
    15051560    mov     rax, cr2
    15061561    mov     qword [xDI + CPUMCTX.cr2], rax
    … …  
    15081563    pop     xAX                                 ; The guest rdi we pushed above
    15091564    mov     qword [xDI + CPUMCTX.edi], rax
     1565
     1566    ; Fight spectre.
     1567    INDIRECT_BRANCH_PREDICTION_BARRIER xDI, CPUMCTX_WSF_IBPB_EXIT
    15101568
    15111569 %ifndef VMX_SKIP_TR
    … …  
    17041762    ; Note: assumes success!
    17051763    ; Don't mess with ESP anymore!!!
     1764
     1765    ; Fight spectre.
     1766    INDIRECT_BRANCH_PREDICTION_BARRIER xSI, CPUMCTX_WSF_IBPB_ENTRY
    17061767
    17071768    ; Load guest general purpose registers.
    … …  
    18331894    vmsave
    18341895
     1896    ; Fight spectre.
     1897    INDIRECT_BRANCH_PREDICTION_BARRIER xSI, CPUMCTX_WSF_IBPB_ENTRY
     1898
    18351899    ; Setup xAX for VMLOAD.
    18361900    mov     xAX, [xBP + xCB * 2 + RTHCPHYS_CB]      ; HCPhysVmcb (64 bits physical address; x86: take low dword only)
    … …  
    18701934
    18711935    mov     [ss:xAX + CPUMCTX.ebx], ebx
     1936    mov     xBX, SPECTRE_FILLER
    18721937    mov     [ss:xAX + CPUMCTX.ecx], ecx
     1938    mov     xCX, xBX
    18731939    mov     [ss:xAX + CPUMCTX.edx], edx
     1940    mov     xDX, xBX
    18741941    mov     [ss:xAX + CPUMCTX.esi], esi
     1942    mov     xSI, xBX
    18751943    mov     [ss:xAX + CPUMCTX.edi], edi
     1944    mov     xDI, xBX
    18761945    mov     [ss:xAX + CPUMCTX.ebp], ebp
     1946    mov     xBP, xBX
     1947
     1948    ; Fight spectre.  Note! Trashes xAX!
     1949    INDIRECT_BRANCH_PREDICTION_BARRIER ss:xAX, CPUMCTX_WSF_IBPB_EXIT
    18771950
    18781951    ; Restore the host xcr0 if necessary.
    … …  
    19782051    vmsave
    19792052
     2053    ; Fight spectre.
     2054    INDIRECT_BRANCH_PREDICTION_BARRIER xSI, CPUMCTX_WSF_IBPB_ENTRY
     2055
    19802056    ; Setup rax for VMLOAD.
    19812057    mov     rax, [rbp + xCB * 2 + RTHCPHYS_CB]      ; HCPhysVmcb (64 bits physical address; take low dword only)
    … …  
    20222098
    20232099    mov     qword [rax + CPUMCTX.ebx], rbx
     2100    mov     rbx, SPECTRE_FILLER64
    20242101    mov     qword [rax + CPUMCTX.ecx], rcx
     2102    mov     rcx, rbx
    20252103    mov     qword [rax + CPUMCTX.edx], rdx
     2104    mov     rdx, rbx
    20262105    mov     qword [rax + CPUMCTX.esi], rsi
     2106    mov     rsi, rbx
    20272107    mov     qword [rax + CPUMCTX.edi], rdi
     2108    mov     rdi, rbx
    20282109    mov     qword [rax + CPUMCTX.ebp], rbp
     2110    mov     rbp, rbx
    20292111    mov     qword [rax + CPUMCTX.r8],  r8
     2112    mov     r8, rbx
    20302113    mov     qword [rax + CPUMCTX.r9],  r9
     2114    mov     r9, rbx
    20312115    mov     qword [rax + CPUMCTX.r10], r10
     2116    mov     r10, rbx
    20322117    mov     qword [rax + CPUMCTX.r11], r11
     2118    mov     r11, rbx
    20332119    mov     qword [rax + CPUMCTX.r12], r12
     2120    mov     r12, rbx
    20342121    mov     qword [rax + CPUMCTX.r13], r13
     2122    mov     r13, rbx
    20352123    mov     qword [rax + CPUMCTX.r14], r14
     2124    mov     r14, rbx
    20362125    mov     qword [rax + CPUMCTX.r15], r15
     2126    mov     r15, rbx
     2127
     2128    ; Fight spectre.  Note! Trashes rax!
     2129    INDIRECT_BRANCH_PREDICTION_BARRIER rax, CPUMCTX_WSF_IBPB_EXIT
    20372130
    20382131    ; Restore the host xcr0 if necessary.

  • trunk/src/VBox/VMM/VMMR3/CPUMR3CpuId.cpp

    r70555 r70606  
    17021702                                                                  pFeatures->uStepping);
    17031703
    1704         PCCPUMCPUIDLEAF pLeaf = cpumR3CpuIdFindLeaf(paLeaves, cLeaves, 0x80000008);
    1705         if (pLeaf)
    1706             pFeatures->cMaxPhysAddrWidth = pLeaf->uEax & 0xff;
     1704        PCCPUMCPUIDLEAF const pExtLeaf8 = cpumR3CpuIdFindLeaf(paLeaves, cLeaves, 0x80000008);
     1705        if (pExtLeaf8)
     1706            pFeatures->cMaxPhysAddrWidth = pExtLeaf8->uEax & 0xff;
    17071707        else if (pStd1Leaf->uEdx & X86_CPUID_FEATURE_EDX_PSE36)
    17081708            pFeatures->cMaxPhysAddrWidth = 36;
    … …  
    17431743            pFeatures->fAvx512Foundation    = RT_BOOL(pSxfLeaf0->uEbx & X86_CPUID_STEXT_FEATURE_EBX_AVX512F);
    17441744            pFeatures->fClFlushOpt          = RT_BOOL(pSxfLeaf0->uEbx & X86_CPUID_STEXT_FEATURE_EBX_CLFLUSHOPT);
     1745
     1746            pFeatures->fIbpb                = RT_BOOL(pSxfLeaf0->uEdx & X86_CPUID_STEXT_FEATURE_EDX_IBRS_IBPB);
     1747            pFeatures->fIbrs                = pFeatures->fIbpb;
     1748            pFeatures->fStibp               = RT_BOOL(pSxfLeaf0->uEdx & X86_CPUID_STEXT_FEATURE_EDX_STIBP);
     1749            pFeatures->fArchCap             = RT_BOOL(pSxfLeaf0->uEdx & X86_CPUID_STEXT_FEATURE_EDX_ARCHCAP);
    17451750        }
    17461751
    … …  
    17821787            pFeatures->fMmx            |= RT_BOOL(pExtLeaf->uEdx & X86_CPUID_AMD_FEATURE_EDX_MMX);
    17831788            pFeatures->fTsc            |= RT_BOOL(pExtLeaf->uEdx & X86_CPUID_AMD_FEATURE_EDX_TSC);
     1789            pFeatures->fIbpb           |= pExtLeaf8 && (pExtLeaf8->uEbx & X86_CPUID_AMD_EFEID_EBX_IBPB);
    17841790            pFeatures->fAmdMmxExts      = RT_BOOL(pExtLeaf->uEdx & X86_CPUID_AMD_FEATURE_EDX_AXMMX);
    17851791            pFeatures->fXop             = RT_BOOL(pExtLeaf->uEcx & X86_CPUID_AMD_FEATURE_ECX_XOP);
    … …  
    22552261
    22562262    /*
    2257      * Configure XSAVE offsets according to the CPUID info.
     2263     * Configure XSAVE offsets according to the CPUID info and set the feature flags.
    22582264     */
    22592265    memset(&pVM->aCpus[0].cpum.s.Guest.aoffXState[0], 0xff, sizeof(pVM->aCpus[0].cpum.s.Guest.aoffXState));
    … …  
    31253131                               //| X86_CPUID_STEXT_FEATURE_ECX_PREFETCHWT1 - we do not do vector functions yet.
    31263132                               ;
    3127                 pCurLeaf->uEdx &= 0;
     3133                pCurLeaf->uEdx &= 0; /** @todo X86_CPUID_STEXT_FEATURE_EDX_IBRS_IBPB, X86_CPUID_STEXT_FEATURE_EDX_STIBP and X86_CPUID_STEXT_FEATURE_EDX_ARCHCAP */
    31283134
    31293135                if (pCpum->u8PortableCpuIdLevel > 0)
    … …  
    35083514    {
    35093515        pCurLeaf->uEax &= UINT32_C(0x0000ffff); /* Virtual & physical address sizes only. */
    3510         pCurLeaf->uEbx  = 0;  /* reserved */
     3516        pCurLeaf->uEbx  = 0;  /* reserved - [12] == IBPB */
    35113517        pCurLeaf->uEdx  = 0;  /* reserved */
    35123518
    … …  
    59835989{
    59845990    DBGFREGSUBFIELD_RO("PREFETCHWT1\0" "PREFETCHWT1 instruction",                        0, 1, 0),
     5991    DBGFREGSUBFIELD_RO("UMIP\0"         "User mode insturction prevention",              2, 1, 0),
    59855992    DBGFREGSUBFIELD_RO("PKU\0"          "Protection Key for Usermode pages",             3, 1, 0),
    5986     DBGFREGSUBFIELD_RO("OSPKU\0"        "CR4.PKU mirror",                                4, 1, 0),
     5993    DBGFREGSUBFIELD_RO("OSPKE\0"        "CR4.PKU mirror",                                4, 1, 0),
     5994    DBGFREGSUBFIELD_RO("MAWAU\0"        "Value used by BNDLDX & BNDSTX",                17, 5, 0),
     5995    DBGFREGSUBFIELD_RO("RDPID\0"        "Read processor ID support",                    22, 1, 0),
     5996    DBGFREGSUBFIELD_RO("SGX_LC\0"       "Supports SGX Launch Configuration",            30, 1, 0),
     5997    DBGFREGSUBFIELD_TERMINATOR()
     5998};
     5999
     6000/** CPUID(7,0).EDX field descriptions.   */
     6001static DBGFREGSUBFIELD const g_aLeaf7Sub0EdxSubFields[] =
     6002{
     6003    DBGFREGSUBFIELD_RO("IBRS_IBPB\0"    "IA32_SPEC_CTRL.IBRS and IA32_PRED_CMD.IBPB",   26, 1, 0),
     6004    DBGFREGSUBFIELD_RO("STIBP\0"        "Supports IA32_SPEC_CTRL.STIBP",                27, 1, 0),
     6005    DBGFREGSUBFIELD_RO("ARCHCAP\0"      "Supports IA32_ARCH_CAP",                       29, 1, 0),
    59876006    DBGFREGSUBFIELD_TERMINATOR()
    59886007};
    … …  
    60736092};
    60746093
     6094/** CPUID(0x80000008,0).EBX field descriptions.   */
     6095static DBGFREGSUBFIELD const g_aExtLeaf8EbxSubFields[] =
     6096{
     6097    DBGFREGSUBFIELD_RO("CLZERO\0"       "Clear zero instruction (cacheline)",            0, 1, 0),
     6098    DBGFREGSUBFIELD_RO("IRPerf\0"       "Instructions retired count support",            1, 1, 0),
     6099    DBGFREGSUBFIELD_RO("XSaveErPtr\0"   "Save/restore error pointers (FXSAVE/RSTOR*)",   2, 1, 0),
     6100    DBGFREGSUBFIELD_RO("IBPB\0"         "Supports the IBPB command in IA32_PRED_CMD",   12, 1, 0),
     6101    DBGFREGSUBFIELD_TERMINATOR()
     6102};
     6103
    60756104
    60766105static void cpumR3CpuIdInfoMnemonicListU32(PCDBGFINFOHLP pHlp, uint32_t uVal, PCDBGFREGSUBFIELD pDesc,
    … …  
    62756304                    cpumR3CpuIdInfoVerboseCompareListU32(pHlp, pCurLeaf->uEcx, Host.uEcx, g_aLeaf7Sub0EcxSubFields, 56);
    62766305                    if (pCurLeaf->uEdx || Host.uEdx)
    6277                         pHlp->pfnPrintf(pHlp, "%36s %#x (%#x)\n", "Ext Features EDX:", pCurLeaf->uEdx, Host.uEdx);
     6306                        cpumR3CpuIdInfoVerboseCompareListU32(pHlp, pCurLeaf->uEdx, Host.uEdx, g_aLeaf7Sub0EdxSubFields, 56);
    62786307                }
    62796308                else
    … …  
    62826311                    cpumR3CpuIdInfoMnemonicListU32(pHlp, pCurLeaf->uEcx, g_aLeaf7Sub0EcxSubFields, "Ext Features ECX:", 36);
    62836312                    if (pCurLeaf->uEdx)
    6284                         pHlp->pfnPrintf(pHlp, "%36s %#x\n", "Ext Features EDX:", pCurLeaf->uEdx);
     6313                        cpumR3CpuIdInfoMnemonicListU32(pHlp, pCurLeaf->uEdx, g_aLeaf7Sub0EdxSubFields, "Ext Features EDX:", 36);
    62856314                }
    62866315                break;
    … …  
    67706799        }
    67716800
    6772         if (iVerbosity && (pCurLeaf = cpumR3CpuIdGetLeaf(paLeaves, cLeaves, UINT32_C(0x80000008), 0)) != NULL)
    6773         {
    6774             uint32_t uEAX = pCurLeaf->uEax;
    6775             uint32_t uECX = pCurLeaf->uEcx;
    6776 
    6777             pHlp->pfnPrintf(pHlp,
    6778                             "Physical Address Width:          %d bits\n"
    6779                             "Virtual Address Width:           %d bits\n"
    6780                             "Guest Physical Address Width:    %d bits\n",
    6781                             (uEAX >> 0) & 0xff,
    6782                             (uEAX >> 8) & 0xff,
    6783                             (uEAX >> 16) & 0xff);
    6784             pHlp->pfnPrintf(pHlp,
    6785                             "Physical Core Count:             %d\n",
    6786                             ((uECX >> 0) & 0xff) + 1);
     6801        pCurLeaf = cpumR3CpuIdGetLeaf(paLeaves, cLeaves, UINT32_C(0x80000008), 0);
     6802        if (pCurLeaf != NULL)
     6803        {
     6804            if (pCurLeaf->uEbx || (Host.uEbx && iVerbosity))
     6805            {
     6806                if (iVerbosity < 1)
     6807                    cpumR3CpuIdInfoMnemonicListU32(pHlp, pCurLeaf->uEbx, g_aExtLeaf8EbxSubFields, "Ext Features ext IDs EBX:", 34);
     6808                else
     6809                    cpumR3CpuIdInfoVerboseCompareListU32(pHlp, pCurLeaf->uEbx, Host.uEbx, g_aExtLeaf8EbxSubFields, 56);
     6810            }
     6811
     6812            if (iVerbosity)
     6813            {
     6814                uint32_t uEAX = pCurLeaf->uEax;
     6815                uint32_t uECX = pCurLeaf->uEcx;
     6816
     6817                pHlp->pfnPrintf(pHlp,
     6818                                "Physical Address Width:          %d bits\n"
     6819                                "Virtual Address Width:           %d bits\n"
     6820                                "Guest Physical Address Width:    %d bits\n",
     6821                                (uEAX >> 0) & 0xff,
     6822                                (uEAX >> 8) & 0xff,
     6823                                (uEAX >> 16) & 0xff);
     6824                pHlp->pfnPrintf(pHlp,
     6825                                "Physical Core Count:             %d\n",
     6826                                ((uECX >> 0) & 0xff) + 1);
     6827            }
    67876828        }
    67886829

  • trunk/src/VBox/VMM/VMMR3/HM.cpp

    r70557 r70606  
    453453                              "|EnableLargePages"
    454454                              "|EnableVPID"
     455                              "|IBPBOnVMExit"
     456                              "|IBPBOnVMEntry"
    455457                              "|TPRPatchingEnabled"
    456458                              "|64bitEnabled"
    … …  
    611613     * available. */
    612614    rc = CFGMR3QueryBoolDef(pCfgHm, "UseVmxPreemptTimer", &pVM->hm.s.vmx.fUsePreemptTimer, true);
     615    AssertLogRelRCReturn(rc, rc);
     616
     617    /** @cfgm{/HM/IBPBOnVMExit, bool}
     618     * Costly paranoia setting. */
     619    rc = CFGMR3QueryBoolDef(pCfgHm, "IBPBOnVMExit", &pVM->hm.s.fIbpbOnVmExit, false);
     620    AssertLogRelRCReturn(rc, rc);
     621
     622    /** @cfgm{/HM/IBPBOnVMEntry, bool}
     623     * Costly paranoia setting. */
     624    rc = CFGMR3QueryBoolDef(pCfgHm, "IBPBOnVMEntry", &pVM->hm.s.fIbpbOnVmEntry, false);
    613625    AssertLogRelRCReturn(rc, rc);
    614626
    … …  
    11631175        Assert(!pVM->hm.s.fTprPatchingAllowed); /* paranoia */
    11641176        pVM->hm.s.fTprPatchingAllowed = false;
     1177    }
     1178
     1179    /*
     1180     * Sync options.
     1181     */
     1182    /** @todo Move this out of of CPUMCTX and into some ring-0 only HM structure.
     1183     *        That will require a little bit of work, of course. */
     1184    for (VMCPUID iCpu = 0; iCpu < pVM->cCpus; iCpu++)
     1185    {
     1186        PVMCPU   pVCpu   = &pVM->aCpus[iCpu];
     1187        PCPUMCTX pCpuCtx = CPUMQueryGuestCtxPtr(pVCpu);
     1188        pCpuCtx->fWorldSwitcher &= ~(CPUMCTX_WSF_IBPB_EXIT | CPUMCTX_WSF_IBPB_ENTRY);
     1189        if (pVM->cpum.ro.HostFeatures.fIbpb)
     1190        {
     1191            if (pVM->hm.s.fIbpbOnVmExit)
     1192                pCpuCtx->fWorldSwitcher |= CPUMCTX_WSF_IBPB_EXIT;
     1193            if (pVM->hm.s.fIbpbOnVmEntry)
     1194                pCpuCtx->fWorldSwitcher |= CPUMCTX_WSF_IBPB_ENTRY;
     1195        }
     1196        if (iCpu == 0)
     1197            LogRel(("HM: fWorldSwitcher=%#x (fIbpbOnVmExit=%d fIbpbOnVmEntry=%d)\n",
     1198                    pCpuCtx->fWorldSwitcher, pVM->hm.s.fIbpbOnVmExit, pVM->hm.s.fIbpbOnVmEntry));
    11651199    }
    11661200

  • trunk/src/VBox/VMM/include/CPUMInternal.mac

    r69764 r70606  
    119119    ;
    120120    ; Guest context state
    121     ; (Identical to the .Hyper chunk below.)
     121    ; (Identical to the .Hyper chunk below and to CPUMCTX in cpum.mac.)
    122122    ;
    123123    .Guest                    resq    0
    … …  
    220220    .Guest.msrKERNELGSBASE    resb    8
    221221    .Guest.uMsrPadding0       resb    8
     222    alignb 8
    222223    .Guest.aXcr               resq    2
    223224    .Guest.fXStateMask        resq    1
    224225    .Guest.pXStateR0      RTR0PTR_RES 1
     226    alignb 8
    225227    .Guest.pXStateR3      RTR3PTR_RES 1
     228    alignb 8
    226229    .Guest.pXStateRC      RTRCPTR_RES 1
    227230    .Guest.aoffXState         resw    64
    228 %if HC_ARCH_BITS == 64
    229     .Guest.abPadding          resb    4
    230 %else
    231     .Guest.abPadding          resb    12
    232 %endif
     231    .Guest.fWorldSwitcher     resd    1
     232    alignb 8
    233233    .Guest.hwvirt.svm.uMsrHSavePa            resq         1
    234234    .Guest.hwvirt.svm.GCPhysVmcb             resq         1
    … …  
    506506    .Hyper.msrKERNELGSBASE    resb    8
    507507    .Hyper.uMsrPadding0       resb    8
     508    alignb 8
    508509    .Hyper.aXcr               resq    2
    509510    .Hyper.fXStateMask        resq    1
    510511    .Hyper.pXStateR0      RTR0PTR_RES 1
     512    alignb 8
    511513    .Hyper.pXStateR3      RTR3PTR_RES 1
     514    alignb 8
    512515    .Hyper.pXStateRC      RTRCPTR_RES 1
    513516    .Hyper.aoffXState         resw    64
    514 %if HC_ARCH_BITS == 64
    515     .Hyper.abPadding          resb    4
    516 %else
    517     .Hyper.abPadding          resb    12
    518 %endif
     517    .Hyper.fWorldSwitcher     resd    1
     518    alignb 8
    519519    .Hyper.hwvirt.svm.uMsrHSavePa            resq         1
    520520    .Hyper.hwvirt.svm.GCPhysVmcb             resq         1

  • trunk/src/VBox/VMM/include/HMInternal.h

    r70415 r70606  
    417417    /** Set if posted interrupt processing is enabled. */
    418418    bool                        fPostedIntrs;
    419     /** Alignment. */
    420     bool                        fAlignment0;
    421 
    422     /** Host kernel flags that HM might need to know (SUPKERNELFEATURES_XXX). */
    423     uint32_t                    fHostKernelFeatures;
     419    /** Set if indirect branch prediction barrier on VM exit. */
     420    bool                        fIbpbOnVmExit;
     421    /** Set if indirect branch prediction barrier on VM entry. */
     422    bool                        fIbpbOnVmEntry;
     423    /** Explicit padding. */
     424    bool                        afPadding[3];
    424425
    425426    /** Maximum ASID allowed. */
    … …  
    429430    uint32_t                    cMaxResumeLoops;
    430431
     432    /** Host kernel flags that HM might need to know (SUPKERNELFEATURES_XXX). */
     433    uint32_t                    fHostKernelFeatures;
     434
     435    /** Size of the guest patch memory block. */
     436    uint32_t                    cbGuestPatchMem;
    431437    /** Guest allocated memory for patching purposes. */
    432438    RTGCPTR                     pGuestPatchMem;
    433439    /** Current free pointer inside the patch block. */
    434440    RTGCPTR                     pFreeGuestPatchMem;
    435     /** Size of the guest patch memory block. */
    436     uint32_t                    cbGuestPatchMem;
    437     uint32_t                    u32Alignment0;
    438441
    439442#if HC_ARCH_BITS == 32 && defined(VBOX_ENABLE_64_BITS_GUESTS)
Note: See TracChangeset for help on using the changeset viewer.

© 2024 Oracle Support Privacy / Do Not Sell My Info Terms of Use Trademark Policy Automated Access Etiquette