VirtualBox

Changeset 93293 in vbox for trunk/src/VBox/VMM/VMMAll


Ignore:
Timestamp:
Jan 18, 2022 8:46:25 AM (3 years ago)
Author:
vboxsync
Message:

VMM/CPUM: Cleanup RT_NOREF_PV. No functional change.

File:
1 edited

Legend:

Unmodified
Added
Removed

  • trunk/src/VBox/VMM/VMMAll/CPUMAllMsrs.cpp

    r93290 r93293  
    272272static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Ia32BiosSignId(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    273273{
    274     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     274    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    275275    /** @todo fake microcode update. */
    276276    *puValue = pRange->uValue;
    … …  
    681681static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Ia32McgCap(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    682682{
     683    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    683684#if 0 /** @todo implement machine checks. */
    684685    *puValue = pRange->uValue & (RT_BIT_64(8) | 0);
    … …  
    686687    *puValue = 0;
    687688#endif
    688     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    689689    return VINF_SUCCESS;
    690690}
    … …  
    856856static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Ia32PerfStatus(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    857857{
    858     RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     858    RT_NOREF_PV(idMsr);
    859859    uint64_t uValue = pRange->uValue;
    860860
    … …  
    15471547static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Ia32VmxVmFunc(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    15481548{
    1549     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1549    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    15501550    if (pVCpu->CTX_SUFF(pVM)->cpum.s.GuestFeatures.fVmx)
    15511551        *puValue = pVCpu->cpum.s.Guest.hwvirt.vmx.Msrs.u64VmFunc;
    … …  
    15591559static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Ia32SpecCtrl(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    15601560{
    1561     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1561    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    15621562    *puValue = pVCpu->cpum.s.GuestMsrs.msr.SpecCtrl;
    15631563    return VINF_SUCCESS;
    … …  
    15681568static DECLCALLBACK(VBOXSTRICTRC) cpumMsrWr_Ia32SpecCtrl(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t uValue, uint64_t uRawValue)
    15691569{
    1570     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange); RT_NOREF_PV(uValue); RT_NOREF_PV(uRawValue);
     1570    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange); RT_NOREF_PV(uRawValue);
    15711571
    15721572    /* NB: The STIBP bit can be set even when IBRS is present, regardless of whether STIBP is actually implemented. */
    … …  
    15931593static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Ia32ArchCapabilities(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    15941594{
    1595     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1595    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    15961596    *puValue = pVCpu->cpum.s.GuestMsrs.msr.ArchCaps;
    15971597    return VINF_SUCCESS;
    … …  
    16211621static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Amd64Efer(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    16221622{
    1623     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1623    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    16241624    *puValue = pVCpu->cpum.s.Guest.msrEFER;
    16251625    return VINF_SUCCESS;
    … …  
    16451645static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Amd64SyscallTarget(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    16461646{
    1647     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1647    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    16481648    *puValue = pVCpu->cpum.s.Guest.msrSTAR;
    16491649    return VINF_SUCCESS;
    … …  
    16631663static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Amd64LongSyscallTarget(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    16641664{
    1665     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1665    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    16661666    *puValue = pVCpu->cpum.s.Guest.msrLSTAR;
    16671667    return VINF_SUCCESS;
    … …  
    16861686static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Amd64CompSyscallTarget(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    16871687{
    1688     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1688    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    16891689    *puValue = pVCpu->cpum.s.Guest.msrCSTAR;
    16901690    return VINF_SUCCESS;
    … …  
    17091709static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Amd64SyscallFlagMask(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    17101710{
    1711     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1711    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    17121712    *puValue = pVCpu->cpum.s.Guest.msrSFMASK;
    17131713    return VINF_SUCCESS;
    … …  
    17271727static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Amd64FsBase(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    17281728{
    1729     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1729    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    17301730    *puValue = pVCpu->cpum.s.Guest.fs.u64Base;
    17311731    return VINF_SUCCESS;
    … …  
    17451745static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Amd64GsBase(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    17461746{
    1747     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1747    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    17481748    *puValue = pVCpu->cpum.s.Guest.gs.u64Base;
    17491749    return VINF_SUCCESS;
    … …  
    17631763static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Amd64KernelGsBase(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    17641764{
    1765     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1765    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    17661766    *puValue = pVCpu->cpum.s.Guest.msrKERNELGSBASE;
    17671767    return VINF_SUCCESS;
    … …  
    17801780static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_Amd64TscAux(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    17811781{
    1782     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1782    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    17831783    *puValue = pVCpu->cpum.s.GuestMsrs.msr.TscAux;
    17841784    return VINF_SUCCESS;
    … …  
    18031803static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelEblCrPowerOn(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    18041804{
    1805     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1805    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    18061806    /** @todo recalc clock frequency ratio? */
    18071807    *puValue = pRange->uValue;
    … …  
    18361836static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelP4EbcHardPowerOn(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    18371837{
    1838     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1838    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    18391839    /** @todo P4 hard power on config */
    18401840    *puValue = pRange->uValue;
    … …  
    18551855static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelP4EbcSoftPowerOn(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    18561856{
    1857     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1857    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    18581858    /** @todo P4 soft power on config  */
    18591859    *puValue = pRange->uValue;
    … …  
    18741874static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelP4EbcFrequencyId(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    18751875{
    1876     RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1876    RT_NOREF_PV(idMsr);
    18771877
    18781878    uint64_t uValue;
    … …  
    19431943static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelP6FsbFrequency(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    19441944{
    1945     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1945    RT_NOREF_PV(idMsr);
    19461946
    19471947    /* Convert the scalable bus frequency to the encoding in the intel manual (for core+). */
    … …  
    19711971static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelPlatformInfo(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    19721972{
    1973     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1973    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    19741974
    19751975    /* Just indicate a fixed TSC, no turbo boost, no programmable anything. */
    … …  
    19931993static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelFlexRatio(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    19941994{
    1995     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     1995    RT_NOREF_PV(idMsr);
    19961996
    19971997    uint64_t uValue = pRange->uValue & ~UINT64_C(0x1ff00);
    … …  
    20202020static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelPkgCStConfigControl(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    20212021{
    2022     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     2022    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    20232023    *puValue = pVCpu->cpum.s.GuestMsrs.msr.PkgCStateCfgCtrl;
    20242024    return VINF_SUCCESS;
    … …  
    21622162static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelBblCrCtl(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    21632163{
    2164     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     2164    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    21652165    *puValue = pRange->uValue;
    21662166    return VINF_SUCCESS;
    … …  
    21792179static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelBblCrCtl3(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    21802180{
    2181     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     2181    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    21822182    *puValue = pRange->uValue;
    21832183    return VINF_SUCCESS;
    … …  
    21962196static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelI7TemperatureTarget(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    21972197{
    2198     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     2198    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    21992199    *puValue = pRange->uValue;
    22002200    return VINF_SUCCESS;
    … …  
    22132213static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelI7MsrOffCoreResponseN(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    22142214{
    2215     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     2215    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    22162216    /** @todo machine check. */
    22172217    *puValue = pRange->uValue;
    … …  
    23502350static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelI7TurboRatioLimit(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    23512351{
    2352     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     2352    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    23532353    /** @todo implement intel C states.  */
    23542354    *puValue = pRange->uValue;
    … …  
    24072407static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelI7VirtualLegacyWireCap(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    24082408{
    2409     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     2409    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    24102410    /** @todo implement memory VLW?  */
    24112411    *puValue = pRange->uValue;
    … …  
    25402540static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelI7SandyRaplPowerUnit(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    25412541{
    2542     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     2542    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    25432543    /** @todo intel RAPL.  */
    25442544    *puValue = pRange->uValue;
    … …  
    28032803static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelI7IvyConfigTdpNominal(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    28042804{
    2805     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     2805    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    28062806    /** @todo intel power management.  */
    28072807    *puValue = pRange->uValue;
    … …  
    28132813static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelI7IvyConfigTdpLevel1(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    28142814{
    2815     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     2815    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    28162816    /** @todo intel power management.  */
    28172817    *puValue = pRange->uValue;
    … …  
    28232823static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelI7IvyConfigTdpLevel2(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    28242824{
    2825     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     2825    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    28262826    /** @todo intel power management.  */
    28272827    *puValue = pRange->uValue;
    … …  
    30283028static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_IntelCore2EmttmCrTablesN(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    30293029{
    3030     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     3030    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    30313031    /** @todo implement enhanced multi thread termal monitoring? */
    30323032    *puValue = pRange->uValue;
    … …  
    33283328static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_AmdK8SysCfg(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    33293329{
    3330     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     3330    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    33313331    /** @todo AMD SYS_CFG */
    33323332    *puValue = pRange->uValue;
    … …  
    34913491static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_AmdK8HwThermalCtrl(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    34923492{
    3493     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     3493    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    34943494    /** @todo AMD HTC. */
    34953495    *puValue = pRange->uValue;
    … …  
    35293529static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_AmdK8FidVidControl(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    35303530{
    3531     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     3531    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    35323532    /** @todo AMD FIDVID_CTL. */
    35333533    *puValue = pRange->uValue;
    … …  
    35483548static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_AmdK8FidVidStatus(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    35493549{
    3550     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     3550    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    35513551    /** @todo AMD FIDVID_STATUS. */
    35523552    *puValue = pRange->uValue;
    … …  
    36913691static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_AmdFam10hPStateCurLimit(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    36923692{
    3693     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     3693    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    36943694    /** @todo AMD P-states. */
    36953695    *puValue = pRange->uValue;
    … …  
    37013701static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_AmdFam10hPStateControl(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    37023702{
    3703     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     3703    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    37043704    /** @todo AMD P-states. */
    37053705    *puValue = pRange->uValue;
    … …  
    37203720static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_AmdFam10hPStateStatus(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    37213721{
    3722     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     3722    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    37233723    /** @todo AMD P-states. */
    37243724    *puValue = pRange->uValue;
    … …  
    37393739static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_AmdFam10hPStateN(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    37403740{
    3741     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     3741    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    37423742    /** @todo AMD P-states. */
    37433743    *puValue = pRange->uValue;
    … …  
    37583758static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_AmdFam10hCofVidControl(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    37593759{
    3760     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     3760    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    37613761    /** @todo AMD P-states. */
    37623762    *puValue = pRange->uValue;
    … …  
    37773777static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_AmdFam10hCofVidStatus(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    37783778{
    3779     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     3779    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    37803780    /** @todo AMD P-states. */
    37813781    *puValue = pRange->uValue;
    … …  
    39603960static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_AmdK8VmHSavePa(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    39613961{
    3962     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     3962    RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
    39633963    *puValue = pVCpu->cpum.s.Guest.hwvirt.svm.uMsrHSavePa;
    39643964    return VINF_SUCCESS;
    … …  
    41634163static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_AmdK7MicrocodeCtl(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    41644164{
    4165     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     4165    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    41664166    /** @todo Allegedly requiring edi=0x9c5a203a when execuing rdmsr/wrmsr on older
    41674167     *  cpus. Need to be explored and verify K7 presence. */
    … …  
    41864186static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_AmdK7ClusterIdMaybe(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    41874187{
    4188     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     4188    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    41894189    /** @todo Allegedly requiring edi=0x9c5a203a when execuing rdmsr/wrmsr on older
    41904190     *  cpus. Need to be explored and verify K7 presence. */
    … …  
    43004300static DECLCALLBACK(VBOXSTRICTRC) cpumMsrRd_AmdK8PatchLevel(PVMCPUCC pVCpu, uint32_t idMsr, PCCPUMMSRRANGE pRange, uint64_t *puValue)
    43014301{
    4302     RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr); RT_NOREF_PV(pRange);
     4302    RT_NOREF_PV(pVCpu); RT_NOREF_PV(idMsr);
    43034303    /** @todo Fake AMD microcode patching.  */
    43044304    *puValue = pRange->uValue;
Note: See TracChangeset for help on using the changeset viewer.

© 2024 Oracle Support Privacy / Do Not Sell My Info Terms of Use Trademark Policy Automated Access Etiquette