VirtualBox

Changeset 41899 in vbox for trunk/include/VBox


Ignore:
Timestamp:
Jun 23, 2012 7:07:03 PM (13 years ago)
Author:
vboxsync
Message:

CPUM: Working over the saved state code to put/get structures using field descriptors instead of memory blobs. Found a bustage restoring the 1.6 state wrt hyper state not being subjected to the same restore procedure as the guest one... Probably very relevant since nobody complained.

Location:
trunk/include/VBox
Files:
2 edited
1 copied

Legend:

Unmodified
Added
Removed

  • trunk/include/VBox/types.h

    r41790 r41899  
    729729    uint64_t     pIdt;
    730730} VBOXIDTR, *PVBOXIDTR;
    731 #pragma pack()
    732 
    733 #pragma pack(1)
    734 /** IDTR from version 1.6 */
    735 typedef struct VBOXIDTR_VER1_6
    736 {
    737     /** Size of the IDT. */
    738     uint16_t    cbIdt;
    739     /** Address of the IDT. */
    740     uint32_t     pIdt;
    741 } VBOXIDTR_VER1_6, *PVBOXIDTR_VER1_6;
    742731#pragma pack()
    743732

  • trunk/include/VBox/vmm/cpumctx-v1_6.h

    • Property svn:mergeinfo set to (toggle deleted branches)
      /branches/VBox-3.0/include/VBox/vmm/cpumctx.h58652,​70973
      /branches/VBox-3.2/include/VBox/vmm/cpumctx.h66309,​66318
      /branches/VBox-4.0/include/VBox/vmm/cpumctx.h70873
      /branches/VBox-4.1/include/VBox/vmm/cpumctx.h74233
    r41892 r41899  
    11/** @file
    2  * CPUM - CPU Monitor(/ Manager), Context Structures.
     2 * CPUM - CPU Monitor(/ Manager), Context Structures from v1.6 (saved state).
    33 */
    44
    … …  
    2424 */
    2525
    26 #ifndef ___VBox_vmm_cpumctx_h
    27 #define ___VBox_vmm_cpumctx_h
    28 
    29 #ifndef VBOX_FOR_DTRACE_LIB
    30 # include <iprt/x86.h>
    31 #else
    32 # pragma D depends_on library x86.d
    33 #endif
     26#ifndef ___VBox_vmm_cpumctx_v1_6_h
     27#define ___VBox_vmm_cpumctx_v1_6_h
     28
     29#include <iprt/x86.h>
    3430
    3531
    3632RT_C_DECLS_BEGIN
    3733
    38 /** @addgroup grp_cpum_ctx  The CPUM Context Structures
     34/** @addgroup grp_cpum_ctx_v1_6  The CPUM Context Structures from v1.6
    3935 * @ingroup grp_cpum
    4036 * @{
    4137 */
    4238
    43 /**
    44  * Selector hidden registers.
    45  */
    46 typedef struct CPUMSELREGHID
     39#pragma pack(1)
     40/** IDTR from version 1.6 */
     41typedef struct VBOXIDTR_VER1_6
    4742{
    48     /** Base register.
    49      *
    50      *  Long mode remarks:
    51      *  - Unused in long mode for CS, DS, ES, SS
    52      *  - 32 bits for FS & GS; FS(GS)_BASE msr used for the base address
    53      *  - 64 bits for TR & LDTR
    54      */
    55     uint64_t    u64Base;
    56     /** Limit (expanded). */
    57     uint32_t    u32Limit;
    58     /** Flags.
    59      * This is the high 32-bit word of the descriptor entry.
    60      * Only the flags, dpl and type are used. */
    61     X86DESCATTR Attr;
    62 } CPUMSELREGHID;
    63 
    64 
    65 /**
    66  * The sysenter register set.
    67  */
    68 typedef struct CPUMSYSENTER
    69 {
    70     /** Ring 0 cs.
    71      * This value +  8 is the Ring 0 ss.
    72      * This value + 16 is the Ring 3 cs.
    73      * This value + 24 is the Ring 3 ss.
    74      */
    75     uint64_t    cs;
    76     /** Ring 0 eip. */
    77     uint64_t    eip;
    78     /** Ring 0 esp. */
    79     uint64_t    esp;
    80 } CPUMSYSENTER;
    81 
    82 /**
    83  * For compilers (like DTrace) that does not grok nameless unions, we have a
    84  * little hack to make them palatable.
    85  */
    86 #ifdef VBOX_FOR_DTRACE_LIB
    87 # define CPUM_UNION_NAME(a_Nm)  a_Nm
    88 #elif defined(VBOX_WITHOUT_UNNAMED_UNIONS)
    89 # define CPUM_UNION_NAME(a_Nm)  a_Nm
    90 #else
    91 # define CPUM_UNION_NAME(a_Nm)
    92 #endif
    93 
    94 
    95 /**
    96  * CPU context core.
    97  */
    98 #pragma pack(1)
    99 typedef struct CPUMCTXCORE
    100 {
    101     union
    102     {
    103         uint16_t        di;
    104         uint32_t        edi;
    105         uint64_t        rdi;
    106     } CPUM_UNION_NAME(rdi);
    107     union
    108     {
    109         uint16_t        si;
    110         uint32_t        esi;
    111         uint64_t        rsi;
    112     } CPUM_UNION_NAME(rsi);
    113     union
    114     {
    115         uint16_t        bp;
    116         uint32_t        ebp;
    117         uint64_t        rbp;
    118     } CPUM_UNION_NAME(rbp);
    119     union
    120     {
    121         uint16_t        ax;
    122         uint32_t        eax;
    123         uint64_t        rax;
    124     } CPUM_UNION_NAME(rax);
    125     union
    126     {
    127         uint16_t        bx;
    128         uint32_t        ebx;
    129         uint64_t        rbx;
    130     } CPUM_UNION_NAME(rbx);
    131     union
    132     {
    133         uint16_t        dx;
    134         uint32_t        edx;
    135         uint64_t        rdx;
    136     } CPUM_UNION_NAME(rdx);
    137     union
    138     {
    139         uint16_t        cx;
    140         uint32_t        ecx;
    141         uint64_t        rcx;
    142     } CPUM_UNION_NAME(rcx);
    143     union
    144     {
    145         uint16_t        sp;
    146         uint32_t        esp;
    147         uint64_t        rsp;
    148     } CPUM_UNION_NAME(rsp);
    149     /* Note: lss esp, [] in the switcher needs some space, so we reserve it here instead of relying on the exact esp & ss layout as before. */
    150     uint32_t            lss_esp;
    151     RTSEL               ss;
    152     RTSEL               ssPadding;
    153 
    154     RTSEL               gs;
    155     RTSEL               gsPadding;
    156     RTSEL               fs;
    157     RTSEL               fsPadding;
    158     RTSEL               es;
    159     RTSEL               esPadding;
    160     RTSEL               ds;
    161     RTSEL               dsPadding;
    162     RTSEL               cs;
    163     RTSEL               csPadding[3];  /* 3 words to force 8 byte alignment for the remainder */
    164 
    165     union
    166     {
    167         X86EFLAGS       eflags;
    168         X86RFLAGS       rflags;
    169     } CPUM_UNION_NAME(rflags);
    170     union
    171     {
    172         uint16_t        ip;
    173         uint32_t        eip;
    174         uint64_t        rip;
    175     } CPUM_UNION_NAME(rip);
    176 
    177     uint64_t            r8;
    178     uint64_t            r9;
    179     uint64_t            r10;
    180     uint64_t            r11;
    181     uint64_t            r12;
    182     uint64_t            r13;
    183     uint64_t            r14;
    184     uint64_t            r15;
    185 
    186     /** Hidden selector registers.
    187      * @{ */
    188     CPUMSELREGHID   esHid;
    189     CPUMSELREGHID   csHid;
    190     CPUMSELREGHID   ssHid;
    191     CPUMSELREGHID   dsHid;
    192     CPUMSELREGHID   fsHid;
    193     CPUMSELREGHID   gsHid;
    194     /** @} */
    195 
    196 } CPUMCTXCORE;
     43    /** Size of the IDT. */
     44    uint16_t    cbIdt;
     45    /** Address of the IDT. */
     46    uint32_t    pIdt;
     47} VBOXIDTR_VER1_6;
    19748#pragma pack()
    198 
    199 
    200 /**
    201  * CPU context.
    202  */
    203 #pragma pack(1)
    204 typedef struct CPUMCTX
    205 {
    206     /** FPU state. (16-byte alignment)
    207      * @todo This doesn't have to be in X86FXSTATE on CPUs without fxsr - we need a type for the
    208      *       actual format or convert it (waste of time).  */
    209     X86FXSTATE      fpu;
    210 
    211     /** CPUMCTXCORE Part.
    212      * @{ */
    213     union
    214     {
    215         uint8_t         dil;
    216         uint16_t        di;
    217         uint32_t        edi;
    218         uint64_t        rdi;
    219     } CPUM_UNION_NAME(rdi);
    220     union
    221     {
    222         uint8_t         sil;
    223         uint16_t        si;
    224         uint32_t        esi;
    225         uint64_t        rsi;
    226     } CPUM_UNION_NAME(rsi);
    227     union
    228     {
    229         uint16_t        bp;
    230         uint32_t        ebp;
    231         uint64_t        rbp;
    232     } CPUM_UNION_NAME(rbp);
    233     union
    234     {
    235         uint8_t         al;
    236         uint16_t        ax;
    237         uint32_t        eax;
    238         uint64_t        rax;
    239     } CPUM_UNION_NAME(rax);
    240     union
    241     {
    242         uint8_t         bl;
    243         uint16_t        bx;
    244         uint32_t        ebx;
    245         uint64_t        rbx;
    246     } CPUM_UNION_NAME(rbx);
    247     union
    248     {
    249         uint8_t         dl;
    250         uint16_t        dx;
    251         uint32_t        edx;
    252         uint64_t        rdx;
    253     } CPUM_UNION_NAME(rdx);
    254     union
    255     {
    256         uint8_t         cl;
    257         uint16_t        cx;
    258         uint32_t        ecx;
    259         uint64_t        rcx;
    260     } CPUM_UNION_NAME(rcx);
    261     union
    262     {
    263         uint16_t        sp;
    264         uint32_t        esp;
    265         uint64_t        rsp;
    266     } CPUM_UNION_NAME(rsp);
    267     /** @note lss esp, [] in the switcher needs some space, so we reserve it here
    268      *        instead of relying on the exact esp & ss layout as before (prevented
    269      *        us from using a union with rsp). */
    270     uint32_t            lss_esp;
    271     RTSEL               ss;
    272     RTSEL               ssPadding;
    273 
    274     RTSEL               gs;
    275     RTSEL               gsPadding;
    276     RTSEL               fs;
    277     RTSEL               fsPadding;
    278     RTSEL               es;
    279     RTSEL               esPadding;
    280     RTSEL               ds;
    281     RTSEL               dsPadding;
    282     RTSEL               cs;
    283     RTSEL               csPadding[3];  /* 3 words to force 8 byte alignment for the remainder */
    284 
    285     union
    286     {
    287         X86EFLAGS       eflags;
    288         X86RFLAGS       rflags;
    289     } CPUM_UNION_NAME(rflags);
    290     union
    291     {
    292         uint16_t        ip;
    293         uint32_t        eip;
    294         uint64_t        rip;
    295     } CPUM_UNION_NAME(rip);
    296 
    297     uint64_t            r8;
    298     uint64_t            r9;
    299     uint64_t            r10;
    300     uint64_t            r11;
    301     uint64_t            r12;
    302     uint64_t            r13;
    303     uint64_t            r14;
    304     uint64_t            r15;
    305 
    306     /** Hidden selector registers.
    307      * @{ */
    308     CPUMSELREGHID   esHid;
    309     CPUMSELREGHID   csHid;
    310     CPUMSELREGHID   ssHid;
    311     CPUMSELREGHID   dsHid;
    312     CPUMSELREGHID   fsHid;
    313     CPUMSELREGHID   gsHid;
    314     /** @} */
    315 
    316     /** @} */
    317 
    318     /** Control registers.
    319      * @{ */
    320     uint64_t        cr0;
    321     uint64_t        cr2;
    322     uint64_t        cr3;
    323     uint64_t        cr4;
    324     /** @} */
    325 
    326     /** Debug registers.
    327      * @remarks DR4 and DR5 should not be used since they are aliases for
    328      *          DR6 and DR7 respectively on both AMD and Intel CPUs.
    329      * @remarks DR8-15 are currently not supported by AMD or Intel, so
    330      *          neither do we.
    331      * @{ */
    332     uint64_t        dr[8];
    333     /** @} */
    334 
    335     /** Global Descriptor Table register. */
    336     VBOXGDTR        gdtr;
    337     uint16_t        gdtrPadding;
    338     /** Interrupt Descriptor Table register. */
    339     VBOXIDTR        idtr;
    340     uint16_t        idtrPadding;
    341     /** The task register.
    342      * Only the guest context uses all the members. */
    343     RTSEL           ldtr;
    344     RTSEL           ldtrPadding;
    345     /** The task register.
    346      * Only the guest context uses all the members. */
    347     RTSEL           tr;
    348     RTSEL           trPadding;
    349 
    350     /** The sysenter msr registers.
    351      * This member is not used by the hypervisor context. */
    352     CPUMSYSENTER    SysEnter;
    353 
    354     /** System MSRs.
    355      * @{ */
    356     uint64_t        msrEFER;
    357     uint64_t        msrSTAR;            /**< Legacy syscall eip, cs & ss. */
    358     uint64_t        msrPAT;
    359     uint64_t        msrLSTAR;           /**< 64 bits mode syscall rip. */
    360     uint64_t        msrCSTAR;           /**< Compatibility mode syscall rip. */
    361     uint64_t        msrSFMASK;          /**< syscall flag mask. */
    362     uint64_t        msrKERNELGSBASE;    /**< swapgs exchange value. */
    363     /** @} */
    364 
    365     /** Hidden selector registers.
    366      * @{ */
    367     CPUMSELREGHID   ldtrHid;
    368     CPUMSELREGHID   trHid;
    369     /** @} */
    370 
    371 #if 0
    372     /** Padding to align the size on a 64 byte boundary. */
    373     uint32_t        padding[6];
    374 #endif
    375 } CPUMCTX;
    376 #pragma pack()
    377 
    378 #ifndef VBOX_FOR_DTRACE_LIB
    379 
    380 /**
    381  * Gets the CPUMCTXCORE part of a CPUMCTX.
    382  */
    383 # define CPUMCTX2CORE(pCtx) ((PCPUMCTXCORE)(void *)&(pCtx)->edi)
    38449
    38550
    … …  
    566231# pragma pack()
    567232
    568 #endif /* VBOX_FOR_DTRACE_LIB */
    569 
    570 /**
    571  * Additional guest MSRs (i.e. not part of the CPU context structure).
    572  *
    573  * @remarks Never change the order here because of the saved stated!  The size
    574  *          can in theory be changed, but keep older VBox versions in mind.
    575  */
    576 typedef union CPUMCTXMSRS
    577 {
    578     struct
    579     {
    580         uint64_t    TscAux;             /**< MSR_K8_TSC_AUX */
    581         uint64_t    MiscEnable;         /**< MSR_IA32_MISC_ENABLE */
    582         uint64_t    MtrrDefType;        /**< IA32_MTRR_DEF_TYPE */
    583         uint64_t    MtrrFix64K_00000;   /**< IA32_MTRR_FIX16K_80000 */
    584         uint64_t    MtrrFix16K_80000;   /**< IA32_MTRR_FIX16K_80000 */
    585         uint64_t    MtrrFix16K_A0000;   /**< IA32_MTRR_FIX16K_A0000 */
    586         uint64_t    MtrrFix4K_C0000;    /**< IA32_MTRR_FIX4K_C0000 */
    587         uint64_t    MtrrFix4K_C8000;    /**< IA32_MTRR_FIX4K_C8000 */
    588         uint64_t    MtrrFix4K_D0000;    /**< IA32_MTRR_FIX4K_D0000 */
    589         uint64_t    MtrrFix4K_D8000;    /**< IA32_MTRR_FIX4K_D8000 */
    590         uint64_t    MtrrFix4K_E0000;    /**< IA32_MTRR_FIX4K_E0000 */
    591         uint64_t    MtrrFix4K_E8000;    /**< IA32_MTRR_FIX4K_E8000 */
    592         uint64_t    MtrrFix4K_F0000;    /**< IA32_MTRR_FIX4K_F0000 */
    593         uint64_t    MtrrFix4K_F8000;    /**< IA32_MTRR_FIX4K_F8000 */
    594     } msr;
    595     uint64_t    au64[64];
    596 } CPUMCTXMSRS;
    597 /** Pointer to the guest MSR state. */
    598 typedef CPUMCTXMSRS *PCPUMCTXMSRS;
    599 /** Pointer to the const guest MSR state. */
    600 typedef const CPUMCTXMSRS *PCCPUMCTXMSRS;
    601 
    602 /**
    603  * The register set returned by a CPUID operation.
    604  */
    605 typedef struct CPUMCPUID
    606 {
    607     uint32_t eax;
    608     uint32_t ebx;
    609     uint32_t ecx;
    610     uint32_t edx;
    611 } CPUMCPUID;
    612 /** Pointer to a CPUID leaf. */
    613 typedef CPUMCPUID *PCPUMCPUID;
    614 /** Pointer to a const CPUID leaf. */
    615 typedef const CPUMCPUID *PCCPUMCPUID;
    616 
    617233/** @}  */
    618234

  • trunk/include/VBox/vmm/cpumctx.h

    r41270 r41899  
    382382 */
    383383# define CPUMCTX2CORE(pCtx) ((PCPUMCTXCORE)(void *)&(pCtx)->edi)
    384 
    385 
    386 /**
    387  * Selector hidden registers, for version 1.6 saved state.
    388  */
    389 typedef struct CPUMSELREGHID_VER1_6
    390 {
    391     /** Base register. */
    392     uint32_t    u32Base;
    393     /** Limit (expanded). */
    394     uint32_t    u32Limit;
    395     /** Flags.
    396      * This is the high 32-bit word of the descriptor entry.
    397      * Only the flags, dpl and type are used. */
    398     X86DESCATTR Attr;
    399 } CPUMSELREGHID_VER1_6;
    400 
    401 /**
    402  * CPU context, for version 1.6 saved state.
    403  * @remarks PATM uses this, which is why it has to be here.
    404  */
    405 # pragma pack(1)
    406 typedef struct CPUMCTX_VER1_6
    407 {
    408     /** FPU state. (16-byte alignment)
    409      * @todo This doesn't have to be in X86FXSTATE on CPUs without fxsr - we need a type for the
    410      *       actual format or convert it (waste of time).  */
    411     X86FXSTATE      fpu;
    412 
    413     /** CPUMCTXCORE Part.
    414      * @{ */
    415     union
    416     {
    417         uint32_t        edi;
    418         uint64_t        rdi;
    419     } CPUM_UNION_NAME(rdi);
    420     union
    421     {
    422         uint32_t        esi;
    423         uint64_t        rsi;
    424     } CPUM_UNION_NAME(rsi);
    425     union
    426     {
    427         uint32_t        ebp;
    428         uint64_t        rbp;
    429     } CPUM_UNION_NAME(rbp);
    430     union
    431     {
    432         uint32_t        eax;
    433         uint64_t        rax;
    434     } CPUM_UNION_NAME(rax);
    435     union
    436     {
    437         uint32_t        ebx;
    438         uint64_t        rbx;
    439     } CPUM_UNION_NAME(rbx);
    440     union
    441     {
    442         uint32_t        edx;
    443         uint64_t        rdx;
    444     } CPUM_UNION_NAME(rdx);
    445     union
    446     {
    447         uint32_t        ecx;
    448         uint64_t        rcx;
    449     } CPUM_UNION_NAME(rcx);
    450     /** @note We rely on the exact layout, because we use lss esp, [] in the
    451      *        switcher. */
    452     uint32_t        esp;
    453     RTSEL           ss;
    454     RTSEL           ssPadding;
    455     /* Note: no overlap with esp here. */
    456     uint64_t        rsp_notused;
    457 
    458     RTSEL           gs;
    459     RTSEL           gsPadding;
    460     RTSEL           fs;
    461     RTSEL           fsPadding;
    462     RTSEL           es;
    463     RTSEL           esPadding;
    464     RTSEL           ds;
    465     RTSEL           dsPadding;
    466     RTSEL           cs;
    467     RTSEL           csPadding[3];   /**< 3 words to force 8 byte alignment for the remainder. */
    468 
    469     union
    470     {
    471         X86EFLAGS       eflags;
    472         X86RFLAGS       rflags;
    473     } CPUM_UNION_NAME(rflags);
    474     union
    475     {
    476         uint32_t        eip;
    477         uint64_t        rip;
    478     } CPUM_UNION_NAME(rip);
    479 
    480     uint64_t            r8;
    481     uint64_t            r9;
    482     uint64_t            r10;
    483     uint64_t            r11;
    484     uint64_t            r12;
    485     uint64_t            r13;
    486     uint64_t            r14;
    487     uint64_t            r15;
    488 
    489     /** Hidden selector registers.
    490      * @{ */
    491     CPUMSELREGHID_VER1_6   esHid;
    492     CPUMSELREGHID_VER1_6   csHid;
    493     CPUMSELREGHID_VER1_6   ssHid;
    494     CPUMSELREGHID_VER1_6   dsHid;
    495     CPUMSELREGHID_VER1_6   fsHid;
    496     CPUMSELREGHID_VER1_6   gsHid;
    497     /** @} */
    498 
    499     /** @} */
    500 
    501     /** Control registers.
    502      * @{ */
    503     uint64_t        cr0;
    504     uint64_t        cr2;
    505     uint64_t        cr3;
    506     uint64_t        cr4;
    507     uint64_t        cr8;
    508     /** @} */
    509 
    510     /** Debug registers.
    511      * @{ */
    512     uint64_t        dr0;
    513     uint64_t        dr1;
    514     uint64_t        dr2;
    515     uint64_t        dr3;
    516     uint64_t        dr4; /**< @todo remove dr4 and dr5. */
    517     uint64_t        dr5;
    518     uint64_t        dr6;
    519     uint64_t        dr7;
    520     /* DR8-15 are currently not supported */
    521     /** @} */
    522 
    523     /** Global Descriptor Table register. */
    524     VBOXGDTR_VER1_6 gdtr;
    525     uint16_t        gdtrPadding;
    526     uint32_t        gdtrPadding64;/** @todo fix this hack */
    527     /** Interrupt Descriptor Table register. */
    528     VBOXIDTR_VER1_6 idtr;
    529     uint16_t        idtrPadding;
    530     uint32_t        idtrPadding64;/** @todo fix this hack */
    531     /** The task register.
    532      * Only the guest context uses all the members. */
    533     RTSEL           ldtr;
    534     RTSEL           ldtrPadding;
    535     /** The task register.
    536      * Only the guest context uses all the members. */
    537     RTSEL           tr;
    538     RTSEL           trPadding;
    539 
    540     /** The sysenter msr registers.
    541      * This member is not used by the hypervisor context. */
    542     CPUMSYSENTER    SysEnter;
    543 
    544     /** System MSRs.
    545      * @{ */
    546     uint64_t        msrEFER;
    547     uint64_t        msrSTAR;
    548     uint64_t        msrPAT;
    549     uint64_t        msrLSTAR;
    550     uint64_t        msrCSTAR;
    551     uint64_t        msrSFMASK;
    552     uint64_t        msrFSBASE;
    553     uint64_t        msrGSBASE;
    554     uint64_t        msrKERNELGSBASE;
    555     /** @} */
    556 
    557     /** Hidden selector registers.
    558      * @{ */
    559     CPUMSELREGHID_VER1_6   ldtrHid;
    560     CPUMSELREGHID_VER1_6   trHid;
    561     /** @} */
    562 
    563     /** padding to get 32byte aligned size. */
    564     uint32_t        padding[2];
    565 } CPUMCTX_VER1_6;
    566 # pragma pack()
    567384
    568385#endif /* VBOX_FOR_DTRACE_LIB */
Note: See TracChangeset for help on using the changeset viewer.

© 2024 Oracle Support Privacy / Do Not Sell My Info Terms of Use Trademark Policy Automated Access Etiquette