VirtualBox

Changeset 45215 in vbox


Ignore:
Timestamp:
Mar 27, 2013 6:40:05 PM (12 years ago)
Author:
vboxsync
svn:sync-xref-src-repo-rev:
84582
Message:

VMMR3/HM: release log tidying.

File:
1 edited

Legend:

Unmodified
Added
Removed

  • trunk/src/VBox/VMM/VMMR3/HM.cpp

    r45214 r45215  
    279279    } while(0)
    280280
     281#define VMX_REPORT_CAPABILITY(msrcaps, cap) \
     282    do { \
     283        if ((msrcaps) & (cap)) \
     284            LogRel(("HM:    " #cap "\n")); \
     285    } while(0)
    281286
    282287/*******************************************************************************
    … …  
    927932            if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps)
    928933            {
    929                 LogRel(("HM: MSR_IA32_VMX_EPT_VPID_CAP     = %RX64\n", pVM->hm.s.vmx.msr.vmx_ept_vpid_caps));
    930 
    931                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_RWX_X_ONLY)
    932                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_RWX_X_ONLY\n"));
    933                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_RWX_W_ONLY)
    934                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_RWX_W_ONLY\n"));
    935                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_RWX_WX_ONLY)
    936                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_RWX_WX_ONLY\n"));
    937                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_GAW_21_BITS)
    938                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_GAW_21_BITS\n"));
    939                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_GAW_30_BITS)
    940                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_GAW_30_BITS\n"));
    941                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_GAW_39_BITS)
    942                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_GAW_39_BITS\n"));
    943                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_GAW_48_BITS)
    944                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_GAW_48_BITS\n"));
    945                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_GAW_57_BITS)
    946                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_GAW_57_BITS\n"));
    947                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_EMT_UC)
    948                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_EMT_UC\n"));
    949                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_EMT_WC)
    950                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_EMT_WC\n"));
    951                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_EMT_WT)
    952                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_EMT_WT\n"));
    953                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_EMT_WP)
    954                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_EMT_WP\n"));
    955                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_EMT_WB)
    956                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_EMT_WB\n"));
    957                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_SP_21_BITS)
    958                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_SP_21_BITS\n"));
    959                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_SP_30_BITS)
    960                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_SP_30_BITS\n"));
    961                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_SP_39_BITS)
    962                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_SP_39_BITS\n"));
    963                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_SP_48_BITS)
    964                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_SP_48_BITS\n"));
    965                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_INVEPT)
    966                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_INVEPT\n"));
    967                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_INVEPT_SINGLE_CONTEXT)
    968                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_INVEPT_SINGLE_CONTEXT\n"));
    969                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_INVEPT_ALL_CONTEXTS)
    970                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_INVEPT_ALL_CONTEXTS\n"));
    971                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_INVVPID)
    972                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_INVVPID\n"));
    973                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_INDIV_ADDR)
    974                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_INDIV_ADDR\n"));
    975                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_SINGLE_CONTEXT)
    976                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_SINGLE_CONTEXT\n"));
    977                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_ALL_CONTEXTS)
    978                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_ALL_CONTEXTS\n"));
    979                 if (pVM->hm.s.vmx.msr.vmx_ept_vpid_caps & MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_SINGLE_CONTEXT_RETAIN_GLOBALS)
    980                     LogRel(("HM:    MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_SINGLE_CONTEXT_RETAIN_GLOBALS\n"));
     934                val = pVM->hm.s.vmx.msr.vmx_ept_vpid_caps;
     935                LogRel(("HM: MSR_IA32_VMX_EPT_VPID_CAP     = %RX64\n", val));
     936                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_RWX_X_ONLY);
     937                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_RWX_W_ONLY);
     938                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_RWX_WX_ONLY);
     939                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_GAW_21_BITS);
     940                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_GAW_30_BITS);
     941                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_GAW_39_BITS);
     942                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_GAW_48_BITS);
     943                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_GAW_57_BITS);
     944                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_EMT_UC);
     945                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_EMT_WC);
     946                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_EMT_WT);
     947                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_EMT_WP);
     948                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_EMT_WB);
     949                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_SP_21_BITS);
     950                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_SP_30_BITS);
     951                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_SP_39_BITS);
     952                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_SP_48_BITS);
     953                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_INVEPT);
     954                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_INVEPT_SINGLE_CONTEXT);
     955                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_INVEPT_ALL_CONTEXTS);
     956                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_INVVPID);
     957                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_INDIV_ADDR);
     958                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_SINGLE_CONTEXT);
     959                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_ALL_CONTEXTS);
     960                VMX_REPORT_CAPABILITY(val, MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_SINGLE_CONTEXT_RETAIN_GLOBALS);
    981961            }
    982962
Note: See TracChangeset for help on using the changeset viewer.

© 2025 Oracle Support Privacy / Do Not Sell My Info Terms of Use Trademark Policy Automated Access Etiquette