VirtualBox

Ignore:
Timestamp:
Jun 18, 2014 11:06:06 AM (11 years ago)
Author:
vboxsync
svn:sync-xref-src-repo-rev:
94404
Message:

VMM/GIM: More bits for Hyper-V implementation.

File:
1 edited

Legend:

Unmodified
Added
Removed

  • trunk/src/VBox/VMM/VMMR0/HMVMXR0.cpp

    r51244 r51643  
    3434#include <VBox/vmm/selm.h>
    3535#include <VBox/vmm/tm.h>
     36#include <VBox/vmm/gim.h>
    3637#ifdef VBOX_WITH_REM
    3738# include <VBox/vmm/rem.h>
    … …  
    336337*   Internal Functions                                                         *
    337338*******************************************************************************/
    338 static void               hmR0VmxFlushEpt(PVMCPU pVCpu, VMX_FLUSH_EPT enmFlush);
    339 static void               hmR0VmxFlushVpid(PVM pVM, PVMCPU pVCpu, VMX_FLUSH_VPID enmFlush, RTGCPTR GCPtr);
     339static void               hmR0VmxFlushEpt(PVMCPU pVCpu, VMXFLUSHEPT enmFlush);
     340static void               hmR0VmxFlushVpid(PVM pVM, PVMCPU pVCpu, VMXFLUSHVPID enmFlush, RTGCPTR GCPtr);
    340341static int                hmR0VmxInjectEventVmcs(PVMCPU pVCpu, PCPUMCTX pMixedCtx, uint64_t u64IntInfo, uint32_t cbInstr,
    341342                                                 uint32_t u32ErrCode, RTGCUINTREG GCPtrFaultAddress, uint32_t *puIntState);
    … …  
    10671068    if (pMsrs->u64EptVpidCaps & MSR_IA32_VMX_EPT_VPID_CAP_INVEPT_ALL_CONTEXTS)
    10681069    {
    1069         hmR0VmxFlushEpt(NULL /* pVCpu */, VMX_FLUSH_EPT_ALL_CONTEXTS);
     1070        hmR0VmxFlushEpt(NULL /* pVCpu */, VMXFLUSHEPT_ALL_CONTEXTS);
    10701071        pCpu->fFlushAsidBeforeUse = false;
    10711072    }
    … …  
    16981699 * @remarks Can be called with interrupts disabled.
    16991700 */
    1700 static void hmR0VmxFlushEpt(PVMCPU pVCpu, VMX_FLUSH_EPT enmFlush)
     1701static void hmR0VmxFlushEpt(PVMCPU pVCpu, VMXFLUSHEPT enmFlush)
    17011702{
    17021703    uint64_t au64Descriptor[2];
    1703     if (enmFlush == VMX_FLUSH_EPT_ALL_CONTEXTS)
     1704    if (enmFlush == VMXFLUSHEPT_ALL_CONTEXTS)
    17041705        au64Descriptor[0] = 0;
    17051706    else
    … …  
    17341735 * @remarks Can be called with interrupts disabled.
    17351736 */
    1736 static void hmR0VmxFlushVpid(PVM pVM, PVMCPU pVCpu, VMX_FLUSH_VPID enmFlush, RTGCPTR GCPtr)
     1737static void hmR0VmxFlushVpid(PVM pVM, PVMCPU pVCpu, VMXFLUSHVPID enmFlush, RTGCPTR GCPtr)
    17371738{
    17381739    NOREF(pVM);
    … …  
    17411742
    17421743    uint64_t au64Descriptor[2];
    1743     if (enmFlush == VMX_FLUSH_VPID_ALL_CONTEXTS)
     1744    if (enmFlush == VMXFLUSHVPID_ALL_CONTEXTS)
    17441745    {
    17451746        au64Descriptor[0] = 0;
    … …  
    17951796            if (pVM->hm.s.vmx.Msrs.u64EptVpidCaps & MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_INDIV_ADDR)
    17961797            {
    1797                 hmR0VmxFlushVpid(pVM, pVCpu, VMX_FLUSH_VPID_INDIV_ADDR, GCVirt);
     1798                hmR0VmxFlushVpid(pVM, pVCpu, VMXFLUSHVPID_INDIV_ADDR, GCVirt);
    17981799                STAM_COUNTER_INC(&pVCpu->hm.s.StatFlushTlbInvlpgVirt);
    17991800            }
    … …  
    19611962        {
    19621963            for (uint32_t i = 0; i < pVCpu->hm.s.TlbShootdown.cPages; i++)
    1963                 hmR0VmxFlushVpid(pVM, pVCpu, VMX_FLUSH_VPID_INDIV_ADDR, pVCpu->hm.s.TlbShootdown.aPages[i]);
     1964                hmR0VmxFlushVpid(pVM, pVCpu, VMXFLUSHVPID_INDIV_ADDR, pVCpu->hm.s.TlbShootdown.aPages[i]);
    19641965        }
    19651966        else
    … …  
    21202121        if (pCpu->fFlushAsidBeforeUse)
    21212122        {
    2122             if (pVM->hm.s.vmx.enmFlushVpid == VMX_FLUSH_VPID_SINGLE_CONTEXT)
    2123                 hmR0VmxFlushVpid(pVM, pVCpu, VMX_FLUSH_VPID_SINGLE_CONTEXT, 0 /* GCPtr */);
    2124             else if (pVM->hm.s.vmx.enmFlushVpid == VMX_FLUSH_VPID_ALL_CONTEXTS)
     2123            if (pVM->hm.s.vmx.enmFlushVpid == VMXFLUSHVPID_SINGLE_CONTEXT)
     2124                hmR0VmxFlushVpid(pVM, pVCpu, VMXFLUSHVPID_SINGLE_CONTEXT, 0 /* GCPtr */);
     2125            else if (pVM->hm.s.vmx.enmFlushVpid == VMXFLUSHVPID_ALL_CONTEXTS)
    21252126            {
    2126                 hmR0VmxFlushVpid(pVM, pVCpu, VMX_FLUSH_VPID_ALL_CONTEXTS, 0 /* GCPtr */);
     2127                hmR0VmxFlushVpid(pVM, pVCpu, VMXFLUSHVPID_ALL_CONTEXTS, 0 /* GCPtr */);
    21272128                pCpu->fFlushAsidBeforeUse = false;
    21282129            }
    … …  
    21512152            {
    21522153                for (uint32_t i = 0; i < pVCpu->hm.s.TlbShootdown.cPages; i++)
    2153                     hmR0VmxFlushVpid(pVM, pVCpu, VMX_FLUSH_VPID_INDIV_ADDR, pVCpu->hm.s.TlbShootdown.aPages[i]);
     2154                    hmR0VmxFlushVpid(pVM, pVCpu, VMXFLUSHVPID_INDIV_ADDR, pVCpu->hm.s.TlbShootdown.aPages[i]);
    21542155            }
    21552156            else
    … …  
    22262227        {
    22272228            if (pVM->hm.s.vmx.Msrs.u64EptVpidCaps & MSR_IA32_VMX_EPT_VPID_CAP_INVEPT_SINGLE_CONTEXT)
    2228                 pVM->hm.s.vmx.enmFlushEpt = VMX_FLUSH_EPT_SINGLE_CONTEXT;
     2229                pVM->hm.s.vmx.enmFlushEpt = VMXFLUSHEPT_SINGLE_CONTEXT;
    22292230            else if (pVM->hm.s.vmx.Msrs.u64EptVpidCaps & MSR_IA32_VMX_EPT_VPID_CAP_INVEPT_ALL_CONTEXTS)
    2230                 pVM->hm.s.vmx.enmFlushEpt = VMX_FLUSH_EPT_ALL_CONTEXTS;
     2231                pVM->hm.s.vmx.enmFlushEpt = VMXFLUSHEPT_ALL_CONTEXTS;
    22312232            else
    22322233            {
    22332234                /* Shouldn't happen. EPT is supported but no suitable flush-types supported. */
    2234                 pVM->hm.s.vmx.enmFlushEpt = VMX_FLUSH_EPT_NOT_SUPPORTED;
     2235                pVM->hm.s.vmx.enmFlushEpt = VMXFLUSHEPT_NOT_SUPPORTED;
    22352236                return VERR_HM_UNSUPPORTED_CPU_FEATURE_COMBO;
    22362237            }
    … …  
    22402241            {
    22412242                LogRel(("hmR0VmxSetupTaggedTlb: Unsupported EPTP memory type %#x.\n", pVM->hm.s.vmx.Msrs.u64EptVpidCaps));
    2242                 pVM->hm.s.vmx.enmFlushEpt = VMX_FLUSH_EPT_NOT_SUPPORTED;
     2243                pVM->hm.s.vmx.enmFlushEpt = VMXFLUSHEPT_NOT_SUPPORTED;
    22432244                return VERR_HM_UNSUPPORTED_CPU_FEATURE_COMBO;
    22442245            }
    … …  
    22472248        {
    22482249            /* Shouldn't happen. EPT is supported but INVEPT instruction is not supported. */
    2249             pVM->hm.s.vmx.enmFlushEpt = VMX_FLUSH_EPT_NOT_SUPPORTED;
     2250            pVM->hm.s.vmx.enmFlushEpt = VMXFLUSHEPT_NOT_SUPPORTED;
    22502251            return VERR_HM_UNSUPPORTED_CPU_FEATURE_COMBO;
    22512252        }
    … …  
    22602261        {
    22612262            if (pVM->hm.s.vmx.Msrs.u64EptVpidCaps & MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_SINGLE_CONTEXT)
    2262                 pVM->hm.s.vmx.enmFlushVpid = VMX_FLUSH_VPID_SINGLE_CONTEXT;
     2263                pVM->hm.s.vmx.enmFlushVpid = VMXFLUSHVPID_SINGLE_CONTEXT;
    22632264            else if (pVM->hm.s.vmx.Msrs.u64EptVpidCaps & MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_ALL_CONTEXTS)
    2264                 pVM->hm.s.vmx.enmFlushVpid = VMX_FLUSH_VPID_ALL_CONTEXTS;
     2265                pVM->hm.s.vmx.enmFlushVpid = VMXFLUSHVPID_ALL_CONTEXTS;
    22652266            else
    22662267            {
    … …  
    22702271                if (pVM->hm.s.vmx.Msrs.u64EptVpidCaps & MSR_IA32_VMX_EPT_VPID_CAP_INVVPID_SINGLE_CONTEXT_RETAIN_GLOBALS)
    22712272                    LogRel(("hmR0VmxSetupTaggedTlb: Only SINGLE_CONTEXT_RETAIN_GLOBALS supported. Ignoring VPID.\n"));
    2272                 pVM->hm.s.vmx.enmFlushVpid = VMX_FLUSH_VPID_NOT_SUPPORTED;
     2273                pVM->hm.s.vmx.enmFlushVpid = VMXFLUSHVPID_NOT_SUPPORTED;
    22732274                pVM->hm.s.vmx.fVpid = false;
    22742275            }
    … …  
    22782279            /*  Shouldn't happen. VPID is supported but INVVPID is not supported by the CPU. Ignore VPID capability. */
    22792280            Log4(("hmR0VmxSetupTaggedTlb: VPID supported without INVEPT support. Ignoring VPID.\n"));
    2280             pVM->hm.s.vmx.enmFlushVpid = VMX_FLUSH_VPID_NOT_SUPPORTED;
     2281            pVM->hm.s.vmx.enmFlushVpid = VMXFLUSHVPID_NOT_SUPPORTED;
    22812282            pVM->hm.s.vmx.fVpid = false;
    22822283        }
    … …  
    27282729
    27292730    /* Initialize these always, see hmR3InitFinalizeR0().*/
    2730     pVM->hm.s.vmx.enmFlushEpt  = VMX_FLUSH_EPT_NONE;
    2731     pVM->hm.s.vmx.enmFlushVpid = VMX_FLUSH_VPID_NONE;
     2731    pVM->hm.s.vmx.enmFlushEpt  = VMXFLUSHEPT_NONE;
     2732    pVM->hm.s.vmx.enmFlushVpid = VMXFLUSHVPID_NONE;
    27322733
    27332734    /* Setup the tagged-TLB flush handlers. */
    … …  
    55655566    int  rc            = VERR_INTERNAL_ERROR_5;
    55665567    bool fOffsettedTsc = false;
     5568    bool fParavirtTsc  = false;
    55675569    PVM pVM            = pVCpu->CTX_SUFF(pVM);
    55685570    if (pVM->hm.s.vmx.fUsePreemptTimer)
    55695571    {
    5570         uint64_t cTicksToDeadline = TMCpuTickGetDeadlineAndTscOffset(pVCpu, &fOffsettedTsc, &pVCpu->hm.s.vmx.u64TSCOffset);
     5572        uint64_t cTicksToDeadline = TMCpuTickGetDeadlineAndTscOffset(pVCpu, &fOffsettedTsc, &fParavirtTsc,
     5573                                                                     &pVCpu->hm.s.vmx.u64TSCOffset);
    55715574
    55725575        /* Make sure the returned values have sane upper and lower boundaries. */
    … …  
    55805583    }
    55815584    else
    5582         fOffsettedTsc = TMCpuTickCanUseRealTSC(pVCpu, &pVCpu->hm.s.vmx.u64TSCOffset);
     5585        fOffsettedTsc = TMCpuTickCanUseRealTSC(pVCpu, &pVCpu->hm.s.vmx.u64TSCOffset, &fParavirtTsc);
     5586
     5587    if (fParavirtTsc)
     5588    {
     5589        uint64_t const u64CurTsc   = ASMReadTSC();
     5590        uint64_t const u64LastTick = TMCpuTickGetLastSeen(pVCpu);
     5591        if (u64CurTsc + pVCpu->hm.s.vmx.u64TSCOffset < u64LastTick)
     5592        {
     5593            pVCpu->hm.s.vmx.u64TSCOffset = (u64LastTick - u64CurTsc);
     5594            STAM_COUNTER_INC(&pVCpu->hm.s.StatTscOffsetAdjusted);
     5595        }
     5596
     5597        Assert(u64CurTsc + pVCpu->hm.s.vmx.u64TSCOffset >= u64LastTick);
     5598        rc = GIMR0UpdateParavirtTsc(pVM, pVCpu->hm.s.vmx.u64TSCOffset);
     5599        if (RT_SUCCESS(rc))
     5600        {
     5601            /* Note: VMX_VMCS_CTRL_PROC_EXEC_RDTSC_EXIT takes precedence over TSC_OFFSET, applies to RDTSCP too. */
     5602            rc = VMXWriteVmcs64(VMX_VMCS64_CTRL_TSC_OFFSET_FULL, 0);                                  AssertRC(rc);
     5603
     5604            pVCpu->hm.s.vmx.u32ProcCtls &= ~VMX_VMCS_CTRL_PROC_EXEC_RDTSC_EXIT;
     5605            rc = VMXWriteVmcs32(VMX_VMCS32_CTRL_PROC_EXEC, pVCpu->hm.s.vmx.u32ProcCtls);              AssertRC(rc);
     5606            STAM_COUNTER_INC(&pVCpu->hm.s.StatTscParavirt);
     5607            return;
     5608        }
     5609        /* else: Shouldn't really fail. If it does, fallback to offsetted TSC mode. */
     5610    }
    55835611
    55845612    if (fOffsettedTsc)
    … …  
    1035810386              ("hmR0VmxExitRdmsr: failed, invalid error code %Rrc\n", rc));
    1035910387    STAM_COUNTER_INC(&pVCpu->hm.s.StatExitRdmsr);
    10360 
    1036110388    if (RT_LIKELY(rc == VINF_SUCCESS))
    1036210389    {
Note: See TracChangeset for help on using the changeset viewer.

© 2025 Oracle Support Privacy / Do Not Sell My Info Terms of Use Trademark Policy Automated Access Etiquette